- 8 -
lh28f800sg-l (为 sop)
排列 模式. 四 控制 管脚 dictate 这 数据 流动
在 和 输出 的 这 组件 : ce#, oe#, we# 和
rp#. ce# 和 oe# 必须 是 驱动 起作用的 至 获得
数据 在 这 输出. ce# 是 这 设备 选择
控制, 和 当 起作用的 使能 这 选择
记忆 设备. oe# 是 这 数据 输出 (dq
0
-dq
15
)
控制 和 当 起作用的 驱动 这 选择
记忆 数据 面向 这 i/o 总线. we# 必须 是 在 v
IH
和 rp# 必须 是 在 v
IH
或者 v
HH
.
图. 13
illustrates
读 循环.
3.2 输出 使不能运转
和 oe# 在 一个 逻辑-高 水平的 (v
IH
), 这 设备
输出 是 无能. 输出 管脚 dq
0
-dq
15
是
放置 在 一个 高-阻抗 状态.
3.3 备用物品
ce# 在 一个 逻辑-高 水平的 (v
IH
) places 这 设备 在
备用物品 模式 这个 substantially 减少 设备
电源 消耗量. dq
0
-dq
15
输出 是 放置
在 一个 高-阻抗 状态 独立 的 oe#. 如果
deselected 在 块 擦掉, 文字 写, 或者 锁-
位 配置, 这 设备 持续 起作用,
和 consuming 起作用的 电源 直到 这 运作
完成.
3.4 深的 电源-向下
rp# 在 v
IL
initiates 这 深的 电源-向下 模式.
在 读 模式, rp#-低 deselects 这 记忆,
places 输出 驱动器 在 一个 高-阻抗 状态 和
转变 止 所有 内部的 电路. rp# 必须 是 使保持 低
为 一个 最小 的 100 ns. 时间 t
PHQV
是 必需的
之后 返回 从 电源-向下 直到 最初的 记忆
进入 输出 是 有效的. 之后 这个 wake-向上
间隔, 正常的 运作 是 restored. 这 cui 是
重置 至 读 排列 模式 和 状态 寄存器 是 设置
至 80h.
在 块 擦掉, 文字 写, 或者 锁-位
配置 模式, rp#-低 将 abort 这
运作. ry/by# 仍然是 低 直到 这 重置
运作 是 完全. 记忆 内容 正在
改变 是 非 变长 有效的; 这 数据 将 是
partially erased 或者 写. 时间 t
PHWL
是 必需的
之后 rp# 变得 至 逻辑-高 (v
IH
) 在之前 另一
command 能 是 写.
作 和 任何 automated 设备, 它 是 重要的 至
assert rp# 在 系统 重置. 当 这 系统
comes 输出 的 重置, 它 expects 至 读 从 这 flash
记忆. automated flash memories 提供 状态
信息 当 accessed 在 块 擦掉,
文字 写, 或者 锁-位 配置 模式. 如果 一个
cpu 重置 occurs 和 非 flash 记忆 重置,
恰当的 cpu initialization 将 不 出现 因为
这 flash 记忆 将 是 供应 状态
信息 instead 的 排列 数据. sharp’s flash
memories 准许 恰当的 cpu initialization 下列的 一个
系统 重置 通过 这 使用 的 这 rp# 输入. 在
这个 应用, rp# 是 控制 用 这 一样
reset# 信号 那 resets 这 系统 cpu.
: 点此下载
