êðìë
/;7êìí 7ì &放大;68î,6'1 35, 7UDQVFHLYHU
L1
/;7êìí +DUGZDUH 0RGH
$SSOLFDWLRQV
图示 7 是 一个 典型 1.544 mbps isdn pri 应用
和 这 lxt310, 一个 t1/esf framer 和 一个 lxp600a 时钟
adapter. 这 lxt310 是 运行 在 这 硬件 模式
和 b8zs encoding 使能 (模式 管脚 5 系 至 rclk).
作 在 这 t1/csu 应用, 图示 6, 这个 配置
是 illustrated 和 一个 单独的 电源 供应 总线. cmos con-
trol 逻辑 是 使用 至 设置 两个都 lbo 管脚 高, selecting 这
22.5 db lbo, 和 这 egl 管脚 是 系 低, 准许 为 全部
接受者 增益. 这 taos, lloop 和 rloop diagnostic
模式 是 individually controllable. 这 rclk 输入 至
这 或者 门 在 rloop 准许 为 clocking 的 这 rloop
管脚, 这个 使能 网络 loopback 发现. 这
receive 和 transmit 线条 接口 是 完全同样的 至 这 host
模式 应用 显示 在 图示 6.
)ljxuh æã 7\SLFDO /;7êìí +DUGZDUH 0RGH $SSOLFDWLRQ
7&放大;/.
7326
71(*
51(*
5326
5&放大;/.
7ìî(6)
)5$0(5
0&放大;/.
7&放大;/.
7326
71(*
02'(
51(*
5326
5&放大;/.
;7$/,1
;7$/287
-$6(/
/26
77,3
7*1'
7$26
//223
RLOOP
/%2ì
/%2ë
NLOOP
5*1'
59ò
55,1*
57,3
/$71
(*/
75,1*
79ò
/;7êìí
75$16&放大;(,9(5
/;3çíí$
&放大;/$'
FSI
&放大;/.2
ìïèéé
0+]
ëïíéå 0+]
çïìæç
0+]
ìïí
µ
)
9ò
ìíí
Ω
íïì
µ
)
ìïèéé 0+]
7ì /lqh
7UDQVPLW
ìãë
í9
ìëïè
Ω
ìëïè
Ω
çå
µ
)
127( ì
7KH /;7êìí LV FRPSDWLEOH ZLWK D
ZLGH YDULHW\ RI IUDPLQJîVLJQDOLQJ
GHYLFHVï
1RWH ì
&放大;/.,
)urp
&放大;026
&放大;rqwuro
/rjlf
7ì /lqh
5HFHLYH
ìãì