9/39
M50LPW002
总线 行动
这 二 接口 有 类似的 总线 行动 但是
这 信号 和 timings 是 完全地 不同的.
这 低 管脚 计数 (lpc) 接口 是 这
接口 和 所有 的 这 符合实际 的 这 部分 是
有 通过 这个 接口. 仅有的 一个 subset 的
功能 是 有 通过 这 地址/
地址 多路复用 (一个/一个 mux) 接口.
follow 这 部分 低 管脚 计数 (lpc) 总线
行动 在下 和 这 部分 地址/
地址 多路复用 (一个/一个 mux) 接口 总线
行动 在下 为 一个 描述 的 这 总线
行动 在 各自 接口.
低 管脚 计数 (lpc) 总线 行动
这 低 管脚 计数 (lpc) 接口 组成 的
四 数据 信号 (lad0-lad3), 一个 控制 线条
(lframe
) 和 一个 时钟 (clk). 在 增加
保护 相反 意外的 或者 malicious 数据
corruption 能 是 达到 使用 二 更远
信号 (tbl
和 wp). 最终 二 重置 信号
(rp
和 init) 是 有 至 放 这 记忆 在
一个 知道 状态.
这 数据 信号, 控制 信号 和 时钟 是
设计 至 是 兼容 和 pci 电的
规格. 这 接口 运作 和 时钟
speeds 向上 至 33mhz.
这 下列的 行动 能 是 执行 使用
这 适合的 总线 循环: 总线 读, 总线 写,
备用物品, 重置 和 块 保护.
总线 读.
总线 读 行动 读 从 这
记忆 cells, 明确的 寄存器 在 这 command
接口 或者 低 管脚 计数 寄存器. 一个 有效的 总线
读 运作 开始 当 输入 交流
框架, lframe
, 是 低, v
IL
, 作 时钟 rises 和
这 准确无误的 开始 循环 是 在 lad0-lad3. 在 这
下列的 时钟 循环 这 host 将 send 这 循环
类型 + dir, 地址 和 其它 控制 位 在
lad0-lad3. 这 记忆 responds 用 outputting
同步 数据 直到 这 wait-states 有 消逝
followed 用 data0-data3 和 data4-data7.
谈及 至 表格 5, 总线 读 地方 定义 (lpc
接口), 和 图示 5, 总线 读 波形
(lpc 接口), 为 一个 描述 的 这 地方 defi-
nitions 为 各自 时钟 循环 的 这 转移. 看 ta-
ble 22, 交流 信号 定时 特性 (lpc
接口), 和 图示 10, 交流 信号 定时 波-
形式 (lpc 接口), 为 详细信息 在 这 timings 的
这 信号.
总线 写.
总线 写 行动 写 至 这
command 接口 或者 低 管脚 计数 寄存器. 一个
有效的 总线 写 运作 开始 当 输入
交流 框架, lframe
, 是 低, v
IL
, 作
时钟 rises 和 这 准确无误的 开始 循环 是 在 lad0-
lad3. 在 这 下列的 时钟 循环 这 host 将
send 这 循环 类型 + dir, 地址, 其它 控制
位, data0-data3 和 data4-data7 在 lad0-
lad3. 这 记忆 输出 同步 数据 直到 这
wait-states 有 消逝.
谈及 至 表格 6, 总线 写 地方 定义 (lpc
接口), 和 图示 6, 总线 写 波形
(lpc 接口), 为 一个 描述 的 这 地方
定义 为 各自 时钟 循环 的 这 转移. 看
表格 22, 交流 信号 定时 特性 (lpc
接口), 和 图示 10, 交流 信号 定时
波形 (lpc 接口), 为 详细信息 在 这
timings 的 这 信号.
总线 abort.
这 总线 abort 运作 能 是 使用
至 立即 abort 这 电流 总线 运作. 一个
总线 abort occurs 当 lframe
是 驱动 低,
V
IL
, 在 这 总线 运作; 这 记忆 将 触发-
状态 这 输入/输出 交流 管脚,
lad0-lad3.
便条 那, 在 一个 总线 写 运作, 这
command 接口 开始 executing 这
command 作 soon 作 这 数据 是 全部地 received; 一个
总线 abort 在 这 最终 tar 循环 是 不
有保证的 至 abort 这 command; 这 总线,
不管怎样, 将 是 released 立即.
备用物品.
当 lframe
是 高, v
IH
, 这
记忆 是 放 在 备用物品 模式 在哪里 lad0-
lad3 是 放 在 一个 高-阻抗 状态 和 这
供应 电流 是 减少 至 这 备用物品 水平的,
I
CC1
.
重置.
在 重置 模式 所有 内部的 电路 是
切换 止, 这 记忆 是 deselected 和 这
输出 是 放 在 高-阻抗. 这 记忆 是
在 重置 模式 当 接口 重置, rp
, 或者 cpu
重置, init
, 是 低, v
IL
. rp或者 init必须 是 使保持
低, v
IL
, 为 t
PLPH
. 这 记忆 resets 至 读
模式 在之上 返回 从 重置 模式 和 这 锁
寄存器 返回 至 它们的 default states regardless
的 它们的 状态 在之前 重置, 看 表格 13. 如果 rp
或者
INIT
变得 低, v
IL
, 在 一个 程序 或者 擦掉
运作, 这 运作 是 aborted 和 这
记忆 cells 影响 非 变长 包含 有效的
数据; 这 记忆 能 引领 向上 至 t
PLRH
至 abort 一个
程序 或者 擦掉 运作.
块 保护.
块 保护 能 是
强迫 使用 这 信号 顶 块 锁, tbl
, 和
写 保护, wp
, regardless 的 这 状态 的 这
锁 寄存器.
: 点此下载
