5/39
M50LPW002
图示 3. 逻辑 图解 (lpc 接口)
表格 1. 信号 names (lpc 接口)
图示 4. 逻辑 图解 (一个/一个 mux 接口)
表格 2. 信号 names (一个/一个 mux 接口)
lad0-lad3 输入/输出 communications
LFRAME
输入 交流 框架
id0-id3 identification 输入
gpi0-gpi4 一般 目的 输入
IC 接口 配置
RP
接口 重置
INIT
cpu 重置
CLK 时钟
TBL
顶 块 锁
WP
写 保护
RFU
保留 为 future 使用. leave
disconnected
V
CC
供应 电压
V
PP
optional 供应 电压 为 快
擦掉 行动
V
SS
地面
NC 不 连接 内部
AI05742
4
LFRAME
lad0-
LAD3
V
CC
M50LPW002
CLK
V
SS
4
IC
RP
TBL
5
INIT
WP
id0-id3
gpi0-
GPI4
V
PP
IC 接口 配置
a0-a10 地址 输入
dq0-dq7 数据 输入/输出
G
输出 使能
W
写 使能
RC
行/column 地址 选择
RB
准备好/busy 输出
RP
接口 重置
V
CC
供应 电压
V
PP
optional 供应 电压 为 快
程序 和 快 擦掉 行动
V
SS
地面
NC 不 连接 内部
AI05743
11
RC
dq0-dq7
V
CC
M50LPW002
IC
V
SS
8
G
W
RB
RP
a0-a10
V
PP