1–76
Am79C981
初步的
管脚 描述
ACK
一个cknowledge
输入,起作用的 lOW
当 这个 输入 是 asserted, 它 信号 至 这 requesting
imr+ de恶行 那 它 m一个y 控制 这D一个t 和Jam 管脚s.
如果 这 imr+ 碎片 是 不 requesting 控制 的 这D一个t 线条
(req
管脚 高), 然后 这 assertion 的 这 ack 信号
indicates 这 存在 的valid collision 状态 在 这
Jam 或者valid 数据 在 这D一个t line.
一个V
DD
相似物Power
Power 管脚
这些 管脚 供应 这 +5v 至 这 rxd+/– receivers,
这 di+/– 和 ci+/– receivers, 这 do+/– drivers, 这
internal pll, 和 这 internalvoltage reference 的 这
imr+ device.这些 power 管脚 应当 是 decoupled
和kept 独立的 从 其它 power 和ground
平面s.
一个V
SS
相似物 ground
Ground 管脚
这些 管脚 是 这0v referencef或者一个V
DD
.
COL
expansion collision
输入,起作用的 lOW
当 这个 输入 是 assertedby 一个external arbiter, 它 sig-
nifies 那 更多 比 一个 imr+ de恶行 是 active 和 那
各自 imr+ de恶行 应当 generate 这 collisionJam
sequence independently.
CI+,CI–
内容rol 在
输入
一个ui port differential receiver.信号 遵守 和 ieee
802.3, 部分 7.
CRS
运输车 sense
输出
这 states 的 这 internal 车rier sense 信号f或者 这
一个ui port 和 这 第八 twisted-一双 ports 是 serially
输出 在 这个 管脚 continuously.这 输出 serial 位
stream 是 synchronized 至 这 x
1
clock.
D一个T
数据
输入/输出/3-状态
在 非-collision 情况s, 这 active imr+ de恶行 将
driveD一个t 和 nrz 数据, 包含 regenerated 前-
amble.During collision, 当Jam = 高,D一个t 是
使用 至 信号 一个multiport (D一个t = 0) 或者 单独的-port
(D一个t =1) 情况.
When一个
CK是 不 asserted,D一个t 是 在 高 impedance.
IfREQ和 ack 是 两个都 asserted, 然后D一个t 是 一个 输出-
放.如果 ack 是 asserted 和 req 不 asserted, 然后
D一个t 是 一个 输入.
这个 管脚 needs 至 是 也 牵引的 向上 或者 牵引的 down
通过 一个 高-value resistor.
DI+,DI–
数据 在
输入
一个ui port differential receiver.信号 遵守 和 ieee
802.3, 部分 7.
DO+,DO–
数据 输出
输出
一个ui port differential driver.信号 遵守 和 ieee
802.3, 部分 7.
DV
DD
数字的Power
Power 管脚
这些 管脚 供应 +5v 至 这 逻辑 portions 的 这
imr+ 碎片 和 thetxp+/–,txd+/–, 和 do+/– 线条
drivers.
DV
SS
数字的 ground
Ground 管脚
这些 管脚 是 这0v referencef或者DV
DD
.
JAM
Jam
输入/输出/3-状态
当Jam 是 asserted, 这 状态 的D一个t 将 表明
也 一个multiport (D一个t = 0) 或者 单独的-port (D一个t = 1) col-
lision 情况.
当 一个
CK是 不 asserted,Jam 是 在 高 impedance.
IfREQ和 ack 是 两个都 asserted, 然后Jam 是 一个 输出-
放.如果 ack 是 asserted 和 req 不 asserted, 然后
Jam 是 一个 输入.
这个 管脚 needs 至 是 也 牵引的 向上 或者 牵引的 down
通过 一个 高-value resistor.
DV
DD
管脚 #DV
SS
管脚 #函数
1916tp ports 0 &放大; 1 drivers
2831tp ports 2 &放大; 3 drivers
43, 4935, 37, 46, 51
核心 逻辑 和expansion
和 控制 管脚
5956tp ports 4 &放大; 5 drivers
6871tp ports 6 &放大; 7 drivers