首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:491611
 
资料名称:MT90863AG1
 
文件大小: 154.32K
   
说明
 
介绍:
3V Rate Conversion Digital Switch
 
 


: 点此下载
  浏览型号MT90863AG1的Datasheet PDF文件第1页
1
浏览型号MT90863AG1的Datasheet PDF文件第2页
2
浏览型号MT90863AG1的Datasheet PDF文件第3页
3

4
浏览型号MT90863AG1的Datasheet PDF文件第5页
5
浏览型号MT90863AG1的Datasheet PDF文件第6页
6
浏览型号MT90863AG1的Datasheet PDF文件第7页
7
浏览型号MT90863AG1的Datasheet PDF文件第8页
8
浏览型号MT90863AG1的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
MT90863
进步 信息
4
92 B13 c4i/c8i
hmvip/ct 总线 时钟 (5v tolerant 输入):
当 hmvip 模式 是
使能, 这个 管脚 accepts 一个 4.096mhz 时钟 为 hmvip 框架 脉冲波
排成直线. 当 ct 总线 模式 是 使能, 它 accepts 一个 8.192mhz
时钟 为 ct 框架 脉冲波 排成直线.
94 A13 F0o
框架 脉冲波 (5v tolerant 输出):
一个 244ns 宽 负的 框架
脉冲波 那 是 阶段 锁 至 这 主控 框架 脉冲波 (f0i).
95 C12 C4o
c4 时钟 (5v tolerant 输出):
一个 4.096mhz 时钟 那 是 阶段
锁 至 这 主控 时钟 (c16i).
98-105,
108-115
c11, b12, b11,
a12, a11, b10,
a10, b9, a9,
c8, b8, a8, c7,
b7, a7, a6,
stio0 - 15
fei0 - 15
串行 输入 streams 0 至 15 / 框架 evaluation 输入 0 至 15 (5v
tolerant i/o).
在 2mb/s 和 hmvip 模式, 这些 管脚 接受 串行
tdm 数据 streams 在 2.048 mb/s 和 32 途径 每 stream. 在 4mb/
s 或者 8mb/s 模式, 这些 管脚 接受 串行 tdm 数据 streams 在 4.096
或者 8.192 mb/s 和 64 或者 128 途径 每 stream 各自. 在
框架 evaluation 模式 (fem), 它们 是 框架 evaluation 输入.
118-125 b6, a5, b5, a4,
b4, c4, a3, b3
stio16 - 23
fei16 - 23
串行 输入 streams 16 至 23 (5v tolerant i/o).
在 2mb/s 或者 4mb/s
模式, 这些 管脚 接受 串行 tdm 数据 streams 在 2.048 或者 4.096
mb/s 和 32 或者 64 途径 每 stream 各自. 在 hmvip 模式,
这些 管脚 有 一个 数据 比率 的 8.192mb/s 和 128 途径 每
stream. 在 框架 evaluation 模式 (fem), 它们 是 框架 evaluation
输入.
128,
1-7
a2, b2, a1, c3,
c2, b1, d3, d2
stio24 - 31
串行 输入 streams 24 至 31 (5v tolerant i/o).
这些 管脚 是 仅有的
使用 为 2mb/s 或者 4mb/s 模式. 它们 接受 串行 tdm 数据 streams
在 2.048 或者 4.096 mb/s 和 32 或者 64 途径 每 stream 各自.
9 C1 TMS
测试 模式 选择 (3.3v 输入 和 内部的 拉-向上):
jtag 信号
那 控制 这 状态 transitions 的 这 tap 控制.
10 D1 TDI
测试 串行 数据 在 (3.3v 输入 和 内部的 拉-向上):
jtag 串行
测试 说明 和 数据 是 shifted 在 在 这个 管脚.
11 E2 TDO
测试 串行 数据 输出 (3.3v 输出):
jtag 串行 数据 是 输出 在 这个
管脚 在 这 下落 边缘 的 tck. 这个 管脚 是 使保持 在 一个 高 阻抗
状态 当 jtag scan 是 不 使能.
12 E1 TCK
测试 时钟 (5v tolerant 输入):
提供 这 时钟 至 这 jtag 测试
逻辑.
13 F2 TRST
测试 重置 (3.3 v 输入 和 内部的 拉-向上):
Asynchronously
initializes 这 jtag tap 控制 用 putting 它 在 这 测试-逻辑-重置
状态. 这个 管脚 应当 是 搏动 低 在 电源-向上, 或者 使保持 低
continuously, 至 确保 那 这 mt90863 是 在 这 正常的 运作
模式.
14 F3 IC1
内部的 连接 1 (3.3v 输入 和 内部的 拉-向下):
连接 至 v
SS
为 正常的 运作.
15 F1 重置
设备 重置 (5v tolerant 输入):
这个 输入 (起作用的 低) puts 这
mt90863 在 它的 重置 状态. 这个 clears 这 设备的 内部的 counters
和 寄存器. 它 也 brings microport 数据 总线 stio0 - 31 和 sto0 -
15 至 一个 高 阻抗 状态.
16 G3 IC2
内部的 连接 2 (3.3v 输入):
连接 至 v
SS
为 正常的 运作.
管脚 描述 (持续)
128 mqfp
Pin#
144 bga
Pin#
名字 描述
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com