飞利浦 半导体 产品 规格
ne/sa5230低 电压 运算的 放大器
1994 8月 31
7
输出 平台
处理 输出 电压 swings 那 nominally reach 至 较少 比
100mv 的 也 供应 电压 能 仅有的 是 达到 用 一个 一双 的
complementary 一般-发射级 连接 晶体管. 正常情况下,
此类 一个 配置 导致 complex 喂养-向前 信号 paths 那
开发 用 结合 偏置 和 驱动 这个 能 是 建立 在
previous 低 供应 电压 设计. 这 唯一的 输出 平台 的 这
ne5230 separates 这 功能 的 驱动 和 偏置, 作 显示 在
这 simplified 图式 的 图示 3, 和 有 这 有利因素 的 一个
shorter 信号 path 这个 leads 至 增加 这 有效的
带宽.
这个 输出 平台 组成 的 二 部分: 这 darlington 输出
晶体管 和 这 类 ab 控制 调整器. 这 输出 晶体管
q3 连接 和 这 darlington 晶体管 q4 和 q5 能 源
向上 至 10ma 至 一个 输出 加载. 这 输出 的 npn darlington
连接 晶体管 q1 和 q2 一起 是 能 至 下沉 一个 输出
电流 的 10ma. 精确 和 效率高的 类 ab 控制 是
需要 至 insure 那 毫无 的 这 输出 晶体管 是 总是
完全地 截 止. 这个 是 accomplished 用 这 差别的 放大器
(formed 用 q8 和 q9) 这个 控制 这 偏置 的 这 输出
晶体管. 这 差别的 放大器 比较 这 summed 电压
横过 二 二极管, d1 和 d2, 在 这 根基 的 q8 和 这 summed
电压 横过 这 根基-发射级 二极管 的 这 输出 晶体管 q1
和 q3. 这 根基-发射级 电压 的 q3 是 转变 在 一个 电流
用 q6 和 r6 和 reconverted 在 一个 电压 横过 这
根基-发射级 二极管 的 q7 和 r7. 这 summed 电压 横过 这
根基-发射级 二极管 的 这 输出 晶体管 q3 和 q1 是
均衡的 至 这 logarithm 的 这 产品 的 这 推 和 拉
电流 i
运算
和 i
在
, 各自. 这 联合的 电压 横过
二极管 d1 和 d2 是 均衡的 至 这 logarithm 的 这 正方形的 的
这 涉及 电流 i
B1
. 当 这 二极管 特性 和
温度 的 这 pairs q1, d1 和 q3, q2 是 equal, 这 relation
I
运算
×
I
在
=I
B1
×
I
B1
是 satisfied.
separating 这 功能 的 偏置 和 驱动 阻止 这 驱动
信号 从 becoming delayed 用 这 偏置 电路. 这 输出
darlington 晶体管 是 直接地 accessible 为 在-阶段 驱动
信号 在 这 根基 的 q5 和 q2. 这个 是 非常 重要的 为 简单的
高-频率 补偿. 这 输出 晶体管 能 是
高-频率 补偿 用 miller 电容 cm1a 和 cm1b
连接 从 这 collectors 至 这 根基 的 这 输出 darlington
晶体管.
一个 一般-目的 运算 放大 的 这个 类型 必须 有 足够的 打开-循环
增益 为 产品 当 这 输出 是 驱动 一个 低 阻抗
加载. 这 ne5230 accomplishes 这个 用 inserting 一个 intermediate
一般-发射级 平台 在 这 输入 和 输出 stages. 这
三 stages 提供 一个 非常 大 增益, 但是 这 运算 放大 now 有
三 自然的 首要的 柱子 — 一个 在 这 输出 的 各自
一般-发射级 平台. 频率 补偿 是 执行
和 一个 简单的 scheme 的 nested, 柱子-splitting miller 积分器. 这
miller 电容 cm1a 和 cm1b 是 这 第一 部分 的 这 nested
结构, 和 提供 补偿 为 这 输出 和 intermediate
stages. 一个 第二 一双 的 miller 积分器 提供 柱子-splitting
补偿 为 这 柱子 从 这 输入 平台 和 这 柱子
结果 从 这 补偿 结合体 的 柱子 从 这
intermediate 和 输出 stages. 这 结果 是 一个 稳固的,
内部-补偿 运算 放大 和 一个 阶段 余裕 的 70 degrees.
Q5
I
b1
I
b2
I
b3
I
b5
I
b4
Q4
Q6
Q8 Q9
D1
Q7
Q3
D2
Q1
Q2
R7
R6
CM1B
CM1A
V
b2
V
b5
V
CC
V
EE
V
输出
I
运算
I
在
SL00252
图示 3. 输出 平台