15/110
psd813f2, psd833f2, psd834f2, psd853f2, psd854f2
psd architectural overview
psd 设备 包含 一些 主要的 函数的
blocks. 图示5显示 这 architecture 的 这 psd
设备 家族. 这 功能 的 各自 块 是 de-
scribed briefly 在 这 下列的 sections. 许多 的
这 blocks 执行 多样的 功能 和 是 用户
configurable.
记忆
各自 的 这 记忆 blocks 是 briefly discussed 在
这 下列的 paragraphs. 一个 更多 详细地 discus-
sion 能 是 建立 在 这 部分 entitled记忆
blocks, 页 19.
这 1 mbit 或者 2 mbit (128k x 8, 或者 256k x 8) flash
记忆 是 这 primary 记忆 的 这 psd. 它 是 di-
vided 在 8 equally-sized sectors 那 是 individ-
ually 可选择的.
这 optional 256 kbit (32k x 8) secondary flash
记忆 是 分隔 在 4 equally-sized sectors.
各自 sector 是 individually 可选择的.
这 optional sram 是 将 为 使用 作 一个
scratch-垫子 记忆 或者 作 一个 extension 至 这
mcu sram. 如果 一个 外部 电池 是 连接 至
电压 保卫-用 (v
STBY
, pc2), 数据 是 retained 在
这 事件 的 电源 失败.
各自 sector 的 记忆 能 是 located 在 一个 differ-
ent 地址 空间 作 定义 用 这 用户. 这 交流-
cess 时间 为 所有 记忆 类型 包含 这
地址 闭锁 和 dpld 解码 时间.
页 寄存器
这 8-位 页 寄存器 expands 这 地址
范围 的 这 mcu 用 向上 至 256 时间. 这 paged
地址 能 是 使用 作 部分 的 这 地址 空间
至 进入 外部 记忆 和 peripherals, 或者 在-
ternal 记忆 和 i/o. 这 页 寄存器 能
也 是 使用 至 改变 这 地址 mapping 的
sectors 的 这 flash memories 在 不同的 mem-
ory spaces 为 iap.
PLDs
这 设备 包含 二 plds, 这 decode pld
(dpld) 和 这 complex pld (cpld), 作 显示
在 表格3, 各自 优化 为 一个 不同的 函数.
这 函数的 partitioning 的 这 plds 减少
电源 消耗量, optimizes 费用/效能,
和 eases 设计 entry.
这 dpld 是 使用 至 decode 地址 和 至
发生 sector 选择 信号 为 这 psd inter-
nal 记忆 和 寄存器. 这 dpld 有 combi-
natorial 输出. 这 cpld 有 16 输出
macrocells (omc) 和 3 combinatorial 输出.
这 psd 也 有 24 输入 macrocells (imc) 那
能 是 配置 作 输入 至 这 plds. 这
plds receive 它们的 输入 从 这 pld 输入 总线
和 是 differentiated 用 它们的 输出 destinations,
号码 的 产品 条款, 和 macrocells.
这 plds consume minimal 电源. 这 速
和 电源 消耗量 的 这 pld 是 控制
用 这 turbo 位 在 pmmr0 和 其它 位 在 这
pmmr2. 这些 寄存器 是 设置 用 这 mcu 在
run-时间. 那里 是 一个 slight penalty 至 pld propaga-
tion 时间 当 invoking 这 电源 管理
特性.
i/o 端口
这 psd 有 27 individually configurable i/o 管脚
distributed 在 这 四 端口 (端口 一个, b, c, 和
d). 各自 i/o 管脚 能 是 individually 配置 为
不同的 功能. 端口 能 是 配置 作
标准 mcu i/o 端口, pld i/o, 或者 latched ad-
dress 输出 为 mcus 使用 多路复用 ad-
dress/数据 buses.
这 jtag 管脚 能 是 使能 在 端口 c 为 在-
系统 程序编制 (isp).
端口 一个 和 b 能 也 是 配置 作 一个 数据
端口 为 一个 非-多路复用 总线.
mcu 总线 接口
psd 接口 容易地 和 大多数 8-位 mcus 那
有 也 多路复用 或者 非-多路复用 ad-
dress/数据 buses. 这 设备 是 配置 至 re-
spond 至 这 mcu’s 控制 信号, 这个 是 也
使用 作 输入 至 这 plds. 为 examples, 请
看 这 部分 entitledmcu 总线 接口
examples, 页 45.
表格 3. pld i/o
名字 输入 输出
产品
期s
decode pld (dpld) 73 17 42
complex pld (cpld) 73 19 140
: 点此下载
