ICS570A
乘法器 和 零 延迟 缓存区
mds 570a c 4 修订 102700 打印 11/14/00
整体的 电路 系统, inc .• 525 race 街道 • san jose • ca •95126• (408)295-9800tel •www.icst.com
所有 jitter 值 量过的 在 25 °c 和 27
Ω
序列 末端 电阻器 和 15pf 负载 在 两个都 clk 和
clk/2. 这 反馈 是 从 clk/2 至 fbin. 便条 那 如果 一个 输出 是 unused, 它 应当 是 left
unconnected. 这个 将 给 更小的 输出 jitter.
绝对 时钟 时期 jitter (ps), vdd = 3.3v
一个 sigma 时钟 时期 jitter (ps), vdd = 5 v
一个 sigma 时钟 时期 jitter (ps), vdd = 3.3 v
绝对 时钟 时期 jitter (ps), vdd = 5 v
clk/2
ICLK
频率
(mhz)
clk/2 频率 (mhz)
<10
±170
±210
±100
±100
±100
±80
±50
±90
<5
5 - 10
—
>10
10 - 25 >25
clk/2
ICLK
频率
(mhz)
clk 频率 (mhz)
<20 20 - 50 >50
±270
±270
±180
±220
±160
±230
±230
±230
<5
5 - 10
>10
CLK
—
ICLK
频率
(mhz)
clk 频率 (mhz)
<20
20 - 50 >50
130
120
100
100
70
120
120
120
<5
5 - 10
>10
CLK
—
ICLK
频率
(mhz)
clk/2 频率 (mhz)
<10
50
60
25
35
30
20
20
25
<5
5 - 10
>10
10 - 25 >25
—
clk/2
ICLK
频率
(mhz)
clk/2 频率 (mhz)
±1100
±500
±600
±350
±160
±90
±90
±90
<5
5 - 10
>10
<10
10 - 25 >25
—
CLK
ICLK
频率
(mhz)
clk 频率 (mhz)
<20 20 - 50
>50
±850
±370
±350
±270
±140
±180
±180
±180
<5
5 - 10
>10 —
CLK
ICLK
频率
(mhz)
clk 频率 (mhz)
<20
20 - 50 >50
145
100
70
65
50
85<5
5 - 10
>10 85
85
—
clk/2
ICLK
频率
(mhz)
clk/2 频率 (mhz)
<10
10 - 25 >25
200
135
100
70
50
20
20
20
<5
5 - 10
>10
—
: 点此下载
