sii 141b
sii-ds-0037-c
硅 image, 公司 7 主题 至 改变 没有 注意
输出 管脚 描述
管脚 名字 管脚 # 类型 描述
q35 – q0 看 输出
sii 141b
管脚
图解
输出 数据 [35:0].
输出 数据 是 同步 和 输出 数据 时钟 (odck).
当 pixs 是 低 q35-q24 是 低 和 q23-q0 输出 24-位/pixel 数据.
当 pixs 是 高 q17-q0 输出 这 甚至 numbered pixels (pixel 0, 2, 4, ... , etc.) 和 q35-q18 输出
这 odd numbered pixels (pixel 1, 3, 5, ... , etc.).
谈及 至 这 tft 信号 mapping (si
I
/一个-0008) 和 dstn 信号 mapping (si
I
/一个-0007) 应用 注释
这个 tabulate 这 relationship 在 这 输入 数据 至 这 传输者 和 输出 数据 从 这 接受者.
一个 低 水平的 在 pd 或者 pdo 将 放 这 输出 驱动器 在 一个 高 阻抗 (触发-状态) 模式. 一个 弱
内部的 拉-向下 设备 brings 各自 输出 至 地面.
odck 36 输出
输出 数据 时钟.
一个 低 水平的 在 pd 或者 pdo 将 放 这 输出 驱动器 在 一个 高 阻抗 (触发-状态) 模式. 一个 弱
内部的 拉-向下 设备 brings 各自 输出 至 地面.
DE 41 输出 输出 数据 使能.
一个 低 水平的 在 pd 或者 pdo 将 放 这 输出 驱动器 在 一个 高 阻抗 (触发-状态) 模式. 一个 弱
内部的 拉-向下 设备 brings 各自 输出 至 地面.
HSYNC 12 输出 horizontal 同步 输出 控制 信号.
VSYNC 14 输出 vertical 同步 输出 控制 信号.
ctl1 8 输出
一般 输出 控制 信号 1. 这个 管脚 是
不
控制 用 pdo.
CTL2 9 输出 一般 输出 控制 信号 2
ctl3 10 输出
一般 输出 控制 信号 3.
一个 低 水平的 在 pd 或者 pdo 将 放 这 输出 驱动器 在 一个 高 阻抗 (触发-状态) 模式. 一个 弱
内部的 拉-向下 设备 brings 各自 输出 至 地面.
配置 管脚 描述
管脚 名字 管脚 # 类型 描述
ock_inv 80 在 odck 极性. 一个 低 水平的 选择 正常的 odck 输出, 这个 使能 数据 闭锁 在 这 下落
边缘. 一个 高 水平的 (3.3v) 选择 inverted odck 输出, 这个 使能 数据 闭锁 在 这 rising 边缘.
两个都 情况 是 为 颜色 tft 嵌板 支持. 为 颜色 24-位 dstn 嵌板 支持, 请 谈及 至 这
dstn 信号 mapping (si
I
/一个-0008-一个) 应用 便条.
PIXS 5 在 pixel 选择. 一个 低 水平的 indicates 那 输出 数据 是 一个 pixel (向上 至 24-位) 每 时钟 和 一个 高 水平的
(3.3v) indicates 那 输出 数据 是 二 pixels (向上 至 36-位) 每 时钟.
DF0 6 在 输出 数据 format. 这个 管脚 控制 时钟 和 数据 输出 format. 一个 低 水平的 indicates 那 odck
runs continuously 为 颜色 tft 嵌板 支持 和 一个 高 水平的 (3.3v) indicates 那 odck 是 stopped
(低) 为 颜色 24-位 dstn 嵌板 支持 当 de 是 低. 谈及 至 这 tft 信号 mapping (si
I
/一个-
0007-一个) 和 dstn 信号 mapping (si
I
/一个-0008-一个) 应用 注释 为 一个 表格 在 tft 或者 dstn 嵌板
支持.
hsync_dejtr 75 在 一个 低 水平的 使能 这 hsync de-jitter 电路系统. 一个 高 水平的 使不能运转 这 de-jitter 电路系统. 如果 left
unconnected, 这 电路系统 defaults 至 无能.
ST 79 在 输出 驱动器 力量. 一个 低 水平的 indicates 低 驱动. 一个 高 水平的 indicates 高 驱动.
电源 管理 管脚 描述
管脚 名字 管脚 # 类型 描述
SCDT 7 输出 syncdetect. 一个 高 水平的 是 输出 当 de 是 toggling. 一个 低 水平的 是 输出 当 de 是 inactive. 看 页
9.
PD 2 在 电源 向下 (起作用的 低). 一个 高 水平的 (3.3v) indicates 正常的 运作 和 一个 低 水平的 indicates 电源 向下
模式. 在 电源 向下 模式 所有 内部的 电路系统 是 powered 向下 和 数字的 i/o 是 设置 这 一样 作
当 pdo 是 asserted. (看 pdo 管脚 描述).
PDO 3 在 电源 向下 输出 (起作用的 低). 一个 高 水平的 indicates 正常的 运作. 一个 低 水平的 puts 这 输出 驱动器
仅有的 在 一个 高 阻抗 (触发-状态) 模式. 一个 弱 内部的 拉-向下 设备 brings 各自 输出 至 地面.
那里 是 一个 内部的 拉-向上 电阻 在 pdo 那 defaults 这 碎片 至 正常的 运作 如果 left unconnected.
scdt 和 ctl1 是 不 触发-陈述 用 这个 管脚. 看 explanation 的 时钟 发现 在 页 8-9.
: 点此下载
