switchable 反对-larsen 为 扬声器 至 handset
microphone 反馈 是 执行. 一个 12dB
depth 增益 控制 在 两个都 transmit 和 receive
path 是 提供 至 保持 常量 这 循环 增益.
在 这 transmit path 这 12dB 增益 控制 是 pro-
vided 开始 从 这 CR5 transmit 增益 defini-
tion; 在 这 一样 时间, 在 这 receive path 这
12dB 增益 控制 是 提供 开始 从 CR6
receive 增益 定义.
数字的 ANTICLIPPING 系统 (d.一个.s.)
一个 自动 anticlipping 系统 是 需要 至
避免 扭曲量 在 ls+/ls- 当 这 输出
摆动 approaches the 供应 围栏. (ls 增益 >>
+9db).
这 数字的 anticlipping 系统 calculates equiva-
lent 输入 信号 在 DR 管脚 和 比较 它 和 一个
可选择的 anticlipping 门槛. 这 d.一个.s. 是
然后 能 to 减少 这 整体的 增益 在 顺序 至
避免 或者 限制 这 扭曲量.
四 不同的 门槛 是 可编程序的 通过
寄存器:
-15dbm0 D < 1% F或者 safe 余裕
-13dbm0 D = 1% F或者 正常的 运作
-9dbm0 D
≥
1% F或者 嘈杂的 包围的 (*)
-7dbm0 D >> 1% F或者 非常 嘈杂的 包围的 (*)
(*) 当 环境 是 嘈杂的, 电源 输出
might 是 更多 重要的 比 1% 扭曲量.
增益 减少 的 这 d.一个.s. (anticlipping attack)
有 一个 fixed 速 的 8khz.
增益 恢复 或者 增加 (anticlipping 释放)
有 4 可编程序的 speeds 的 4hz, 8hz, 31Hz
和 62hz.
录音带 RECORDER 输出 (tro)
这个 部分 提供 一个 结合体 的 Tx 和 Rx
相似物 信号 至 一个 外部 用户 像 一个 re-
cordering 机器. 这 输出 水平 相关的 至 一个
信号 的 0dBm0 在 频道 Dx 和 DR 是:
Rx TRO = 0.245v
RMS
(为 0dBm0 在 dr)
Tx TRO = 0.246v
RMS
(为 0dBm0 在 dx)
这 单独的 结束 运算 放大 是 能 至 驱动 一个 ex-
ternal 加载 作 低 作 600
Ω
.
ALTERNATE 声调 控制 (在)
这个 部分 准许 至 使简化 这 微处理器
控制 的 ringer 运作. 当 管脚 在 是 放 ex-
ternally 在 高 阻抗 状态 (或者 left 打开) 这
控制 的 环绕 频率 emission 是 totally
通过 一个 微处理器, 这个 updates 在 real
时间 这 内容 的 各种各样的 寄存器.
当 管脚 在 是 强迫 在 地 或者 Vcc 这 环绕
发生器 emits 各自 这 发生率 f2
(地) 和 f1 (vcc), 先前 定义 通过
寄存器 CR9 (f2) 和 cr8(f1). 这个 operative
模式 需要 仅有的 开始-向上 intervention 的 这 mi-
croprocessor.
数字的 和 控制 接口:
PIAFE 提供 一个 选择 的 也 的 二 类型 的
数字的 接口 为 两个都 控制 数据 和 pcm.
为 兼容性 和 系统 这个 使用 时间 slot
朝向 PCM busses 和 一个 独立的 控制 在-
terface, 作 使用 在 COMBO i/ii families 的 de-
vices, PIAFE 功能 是 描述 在 next 秒-
tion.
alternatively, 为 系统 在 这个 PCM 和 con-
trol 数据 是 多路复用 一起 使用 GCI inter-
面向 scheme, PIAFE 功能 是 描述 在
这 部分 下列的 这 next 一个.
PIAFE 将 automatically 转变 至 一个 的 这些
二 类型 的 接口 用 感觉到 这 MS 管脚.
预定的 至 线条 Transceiver 时钟 恢复 电路系统, 一个
低 jitter 将 是 提供 在 F
S
和 MCLK
clocks. F
S
和 MCLK 必须 是 总是 在 阶段.
为 ST5421S transceiver, 作 一个 例子,
maximun 值 的 jitter 振幅 是 一个 步伐 的 65
ns 在 各自 GCI 框架 (125
µ
s). 所以, 这 最大
jitter 振幅 是 130 ns pk-pk.
COMBO i/ii 模式.
数字的 接口
(图. 1)
F
S
框架 同步 输入 确定 这 beginning 的
框架. 它 将 有 任何 持续时间 从 一个 单独的 cy-
cle 的 MCLK 至 一个 squarewave. 二 不同的 rela-
tionships 将 是 established 在 这 框架
同步 输入 和 这 第一 时间 slot 的 框架 用 设置-
ting 位 3 在 寄存器 cr0. 非 delayed 数据 模式
是 类似的 至 长 框架 定时 在 etc5057/
TS5070 序列 的 设备 (combo I 和
COMBO II 各自): 第一 时间 slot begins
nominally coincident 和 这 rising 边缘 的 F
S
.
Alternative 是 至 使用 delayed 数据 模式, 这个 是
类似的 至 短的 框架 同步 定时 在 COMBO I 或者
COMBO ii, 在 这个 F
S
输入 必须 是 高 在 least
一个 half 循环 的 MCLK 早期 这 框架 beginning.
一个 时间 slot 分派 电路 在 碎片 将 是
使用 和 两个都 定时 模式, 准许 连接
至 一个 的 这 二 B1 和 B2 voice 数据 途径.
二 数据 formats 是 有: 在 Format 1, 时间
slot B1 corresponds 至 这 8 MCLK 循环 下列-
ing 立即 这 rising 边缘 的 fs, 当 时间
slot B2 corresponds 至 这 8 MCLK 循环 下列-
ing 立即 时间 slot b1.
在 Format 2, 时间 slot B1 是 完全同样的 至 Format 1.
时间 slot B2 呈现 二 位 slots 之后 时间 slot
b1. 这个 二 位 空间 是 left 有 为 inser-
tion 的 这 D 频道 数据.
数据 format 是 选择 用 位 FF (2) 在 寄存器
cr0. 时间 slot B1 或者 B2 是 选择 用 位 T0 (0)
在 控制 寄存器 cr1.
位 EN (2) 在 控制 寄存器 CR1 使能 或者 dis-
ables 这 voice 数据 转移 在 D
X
和 D
R
作
适合的. 在 这 assigned 时间 slot, D
X
ST5088
8/33
: 点此下载
