TCM320AC54
大而单一的 串行 接口
联合的 pcm codec 和 过滤
scts043a – 十一月 1994 – 修订 july 1996
14
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
principles 的 运作
异步的 运作
为 异步的 运作, 独立的 transmit 和 receive clocks 能 是 应用. mclkx 和 mclkr 必须
是 1.536 mhz 或者 1.544 mhz 和 需要 不 是 同步的. 为 最好的 效能, however, mclkr 应当
是 同步的 和 mclkx. 这个 是 容易地 达到 用 应用 仅有的 静态的 逻辑 水平 至 mclkr/pdn. 这个
connects mclkx 至 所有 内部的 mclkr 功能. 为 1.544-mhz 运作, 这 设备 compensates 为 这
193rd 时钟 脉冲波 的 各自 框架. 各自 encoding 循环 是 started 和 fsx 和 fsx 必须 是 同步的 和
mclkx 和 bclkx. 各自 解码 循环 是 started 和 fsr 和 fsr 必须 是 同步的 和 bclkr. 这
逻辑 水平 显示 在 表格 1 是 不 有效的 在 这 异步的 模式. bclkx 和 bclkr 能 运作 从
64 khz 至 2.048 mhz.
短的-框架 同步 运作
这 设备 能 运作 和 也 一个 短的- 或者 一个 长-框架 同步 脉冲波. 在 电源 向上, 这 设备 automatically
变得 在 这 短的-框架 模式 在哪里 两个都 fsx 和 fsr 必须 是 一个 位-时钟 时期 长 和 定时
relationships 指定 在 图示 1. 和 fsx 高 在 一个 下落 边缘 的 bclkx, 这 next rising 边缘 的 bclkx
使能 这 3-状态 输出 缓存区, dx, 这个 输出 这 sign 位. 这 remaining 七 位 是 clocked 输出 在
这 下列的 七 rising edges 和 这 next 下落 边缘 使不能运转 dx. 和 fsr 高 在 一个 下落 边缘 的
bclkr (bclkx 在 同步的 模式), 这 next 下落 边缘 的 bclkr latches 在 这 sign 位. 这 下列的
七 下落 edges 获得 在 这 七 remaining 位. 这 短的-框架 同步 脉冲波 能 是 使用 在 也 这
同步的 或者 异步的 模式.
长-框架 同步 运作
两个都 fsx 和 fsr 必须 是 三 或者 更多 位-时钟 时期 长 至 使用 这 长-框架 同步 模式 和 定时
relationships 作 显示 在 图示 2. 使用 这 transmit 框架 同步 (fsx), 这 设备 发现 whether 一个 短的-
或者 长-框架 同步 脉冲波 是 正在 使用. 为 64-khz 运作, 这 frame-sync 脉冲波 必须 是 保持 低 为 一个
最小 的 160 ns. 这 rising 边缘 的 fsx 或者 bclkx, whichever occurs 后来的, 使能 这 dx 3-状态 输出
缓存区. 这 第一 位 clocked 输出 是 这 sign 位. 这 next 七 rising edges 的 bclkx edges 时钟 输出 这
remaining 七 位. 这 下落 边缘 的 bclkx 下列的 这 eighth rising 边缘 或者 fsx going 低, whichever
occurs 后来的, 使不能运转 dx. 一个 rising 边缘 在 fsr, 这 receive-框架 同步 pulse, 导致 这 pcm 数据 在 dr 至
是 latched 在 在 这 next 第八 下落 edges 的 bclkr (bclkx 在 同步的 模式). 这 长-框架 同步
脉冲波 能 是 使用 在 也 这 同步的 或者 异步的 模式.
transmit 部分
这 transmit 部分 输入 是 一个 运算的 放大器 和 provision 为 增益 调整 使用 二 外部
电阻器. 这 低-噪音 和 宽-带宽 特性 的 这个 设备 提供 增益 在 excess 的 20 db
横过 这 音频的 passband. 这 运算的 放大器 驱动 一个 统一体-增益 过滤 consisting 的 一个 rc 起作用的 prefilter
followed 用 一个 eighth-顺序 切换-电容 带宽-通过 过滤 clocked 在 256 khz. 这 输出 的 这个 过滤
直接地 驱动 这 encoder 样本-和-支撑 电路. 作 每
µ
-law 编码 conventions, 这 模数转换器 是 一个 companding
类型. 一个 精确 电压 涉及 提供 一个 名义上的 输入 超载 的 2.5 v 顶峰. 这 抽样 的 这 过滤
输出 是 控制 用 这 fsx 框架-同步 脉冲波. 然后, 这 successive-approximation encoding 循环 begins.
这 8-位 代号 是 承载 在 一个 缓存区 和 shifted 输出 通过 dx 在 这 next fsx 脉冲波. 这 总的 encoding 延迟
是 大概 290
µ
s. 任何 补偿 电压 预定的 至 这 过滤 或者 比较器 是 cancelled 用 sign-位 integration.
: 点此下载
