11/170
upsd3234a, upsd3234bv, upsd3233b, upsd3233bv
p4.4 PWM1 25 i/o 一般 i/o port 管脚
8-位 脉冲波 宽度 调制
输出 1
p4.5 PWM2 23 i/o 一般 i/o port 管脚
8-位 脉冲波 宽度 调制
输出 2
p4.6 PWM3 19 i/o 一般 i/o port 管脚
8-位 脉冲波 宽度 调制
输出 3
p4.7 PWM4 18 i/o 一般 i/o port 管脚
可编程序的 8-位 脉冲波 宽度
调制 输出 4
USB– 8 i/o
拉-向上 电阻 必需的 (2k
Ω
为 3v
设备, 7.5k
Ω
为 5v 设备)
V
REF
70 O 涉及 电压 输入 为 模数转换器
rd_ 65 O 读 信号, 外部 总线
wr_ 62 O 写 信号, 外部 总线
psen_ 63 O PSEN
信号, 外部 总线
ALE 4 O 地址 获得 信号, 外部 总线
重置_ 68 I 起作用的 低 重置
输入
XTAL1 48 I 振荡器 输入 管脚 为 系统 时钟
XTAL2 49 O 振荡器 输出 管脚 为 系统 时钟
PA0 35 i/o 一般 i/o port 管脚
1. pld macro-cell 输出
2. pld 输入
3. latched 地址 输出 (a0-
a7)
4. 附带的 i/o 模式
PA1 34 i/o 一般 i/o port 管脚
PA2 32 i/o 一般 i/o port 管脚
PA3 28 i/o 一般 i/o port 管脚
PA4 26 i/o 一般 i/o port 管脚
PA5 24 i/o 一般 i/o port 管脚
PA6 22 i/o 一般 i/o port 管脚
PA7 21 i/o 一般 i/o port 管脚
PB0 80 i/o 一般 i/o port 管脚
1. pld macro-cell 输出
2. pld 输入
3. latched 地址 输出 (a0-
a7)
PB1 78 i/o 一般 i/o port 管脚
PB2 76 i/o 一般 i/o port 管脚
PB3 74 i/o 一般 i/o port 管脚
PB4 73 i/o 一般 i/o port 管脚
PB5 72 i/o 一般 i/o port 管脚
PB6 67 i/o 一般 i/o port 管脚
PB7 66 i/o 一般 i/o port 管脚
PortP在
信号
名字
管脚 非. 在/输出
函数
基本 Alternate