首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:701529
 
资料名称:W209CH
 
文件大小: 172.19K
   
说明
 
介绍:
Frequency Generator for Integrated Core Logic with 133-MHz FSB
 
 


: 点此下载
  浏览型号W209CH的Datasheet PDF文件第8页
8
浏览型号W209CH的Datasheet PDF文件第9页
9
浏览型号W209CH的Datasheet PDF文件第10页
10
浏览型号W209CH的Datasheet PDF文件第11页
11

12
浏览型号W209CH的Datasheet PDF文件第13页
13
浏览型号W209CH的Datasheet PDF文件第14页
14
浏览型号W209CH的Datasheet PDF文件第15页
15
浏览型号W209CH的Datasheet PDF文件第16页
16
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
W209C
初步的
文档 #: 38-07171 rev. *a 页 12 的 16
交流 电的 特性
[9]
T
一个
= 0
°
c 至 +70
°
c, v
DDQ3
= 3.3v±5%, v
DDQ2
= 2.5v±5%
f
XTL
= 14.31818 mhz
注释:
11. 时期, jitter, 补偿, 和 skew 量过的 在 rising 边缘 在 1.25 为 2.5v clocks 和 在 1.5v 为 3.3v clocks.
12. T
是 量过的 在 2.0v 为 2.5v 输出, 2.4v 为 3.3v outputs.
13. T
是 量过的 在 0.4v 为 所有 输出.
14. 这 时间 指定 是 量过的 从 当 v
DDQ3
achieves 它的 名义上的 运行 水平的 (典型 情况 v
DDQ3
= 3.3v) 直到 这 频率 输出 是 稳固的 和
运行 在里面 规格.
15. T
上升
和 t
下降
是 量过的 作 一个 转变 通过 这 门槛 区域 v
ol
= 0.4v 和 v
oh
= 2.0v (1 毫安) 电子元件工业联合会 规格.
参数 描述
66.6-mhz host 100-mhz host 133-mhz host
单位 注释最小值 最大值 最小值 最大值 最小值 最大值
T
时期
host/cpuclk 时期 15.0 15.5 10.0 10.5 7.5 8.0 ns 11
T
host/cpuclk 高 时间 5.2 n/一个 3.0 n/一个 1.87 n/一个 ns 14
T
host/cpuclk 低 时间 5.0 n/一个 2.8 n/一个 1.67 n/一个 ns 15
T
上升
host/cpuclk 上升 时间 0.4 1.6 0.4 1.6 0.4 1.6 ns
T
下降
host/cpuclk 下降 时间 0.4 1.6 0.4 1.6 0.4 1.6 ns
T
时期
sdram clk 时期 10.0 10.5 10.0 10.5 10.0 10.5 ns 11
T
sdram clk 高 时间 3.0 n/一个 3.0 n/一个 3.0 n/一个 ns 14
T
T
上升
sdram clk 上升 时间 0.4 1.6 0.4 1.6 0.4 1.6 ns
T
下降
sdram clk 下降 时间 0.4 1.6 0.4 1.6 0.4 1.6 ns
T
时期
apic 33-mhz clk 时期 30.0 n/一个 30.0 n/一个 30.0 n/一个 ns 11
T
apic 33-mhz clk 高 时间 12.0 n/一个 12.0 n/一个 12.0 n/一个 ns 14
T
apic 33-mhz clk 低 时间 12.0 n/一个 12.0 n/一个 12.0 n/一个 ns 15
T
上升
apic clk 上升 时间 0.4 1.6 0.4 1.6 0.4 1.6 ns
T
下降
apic clk 下降 时间 0.4 1.6 0.4 1.6 0.4 1.6 ns
T
时期
3v66 clk 时期 15.0 16.0 15.0 16.0 15.0 16.0 ns 11, 13
T
3v66 clk 高 时间 5.25 n/一个 5.25 n/一个 5.25 n/一个 ns 14
T
3v66 clk 低 时间 5.05 n/一个 5.05 n/一个 5.05 n/一个 ns 15
T
上升
3v66 clk 上升 时间 0.5 2.0 0.5 2.0 0.5 2.0 ns
T
下降
3v66 clk 下降 时间 0.5 2.0 0.5 2.0 0.5 2.0 ns
T
时期
pci clk 时期 30.0 n/一个 30.0 n/一个 30.0 n/一个 ns 11, 12
T
pci clk 高 时间 12.0 n/一个 12.0 n/一个 12.0 n/一个 ns 14
T
T
上升
pci clk 上升 时间 0.5 2.0 0.5 2.0 0.5 2.0 ns
T
下降
pci clk 下降 时间 0.5 2.0 0.5 2.0 0.5 2.0 ns
tp
ZL
, tp
ZH
输出 使能 延迟 (所有 输出) 1.0 10.0 1.0 10.0 1.0 10.0 ns
tp
LZ
, tp
ZH
输出 使不能运转 延迟
(所有 输出)
1.0 10.0 1.0 10.0 1.0 10.0 ns
t
稳固的
所有 时钟 stabilization 从
电源-向上
33 3ms
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com