MAX1664
起作用的-矩阵变换 liquid 结晶 显示
(amlcd) 供应
_______________________________________________________________________________________ 9
fixed-频率, 电流-模式 运作 确保 那
这 切换 噪音 exists 仅有的 在 这 运行 frequen-
cy 和 它的 和声学. 这 切换 频率 是 阶段
锁 至 这 backplane 时钟 输入. 表格 1 illustrates
这 可能 切换-频率 选项.
直流-直流 2 双 输出
直流-直流 2 使用 一个 同步, fixed 在-时间 pfm
architecture 至 提供 这 积极的 和 负的 输出
电压 那 准许 这 驱动器 ics 至 转变 这 tft 门
在 和 止. 当 脉冲 出现, 它们 是 同步
至 直流-直流 1, 因此 降低 转换器 interactions
和 subharmonic 干扰.
这 直流-直流 2 inductor 电流 是 总是 discontinuous,
enabling 这 双 输出 至 是 管制 独立-
ly. 这个 准许 一个 输出 至 是 在 100% 加载 当 这
其它 是 在 非 加载.
直流-直流 2 运作
在 正常的 运作, 直流-直流 2 可改变的 在
charging 这 负的 和 积极的 输出 (图示 1).
在 这 第一 half-循环 的 这 pfm 时钟 时期, 两个都
这 n-频道 和 p-频道 mosfets 转变 在, 应用-
ing 这 输入 供应 横过 inductor l2. 这个 导致
这 inductor 电流 至 ramp 向上 在 一个 比率 均衡的 至
V
INP
. 在 这 第二 half-循环, 这 p-频道
场效应晶体管 转变 止 和 这 inductor transfers 它的 活力
在 这 负的 输出 过滤 电容.
假设 那 这 活力 转移 是 完成 在
这个 第二 half-循环 和 这 inductor 电流 ramps
向下 至 零, 这 处理 是 重复的 为 这 积极的
输出 在 这 next 时钟 循环. 在 这 第一 half
的 这 第二 时钟 循环, 两个都 这 n-频道 和 p-
频道 mosfets 转变 在 又一次. 这 电流 在 这
inductor 又一次 rises 在 这 一样 比率. 在 这 秒-
ond half 的 这 第二 时钟 循环, 这 n-频道
场效应晶体管 是 转变 止 和 这个 时间 这 inductor 活力
transfers 至 这 积极的 输出 过滤 电容.
在 情况 的 重的 负载, 直流-直流 2 将 contin-
ue 至 运作 在 这个 manner, alternately 传送
脉冲 至 这 负的 和 积极的 输出. 为 轻量
负载, 这 控制 将 skip 一个 或者 更多 循环 的
也 极性, 因此 keeping 这 输出 在 regula-
tion. 看 表格 1 为 这 relationship 在 这 maxi-
mum 直流-直流 2 脉冲波 频率 和 这 backplane
时钟 频率.
输出 和 低 步伐-向上 或者 倒置 ratios
为 直流-直流 2 输出 电压 setpoints, 这个 需要
最小 步伐-向上 或者 倒置 ratios (为 例子,
V
OUT+
< 6v 或者 v
输出-
> -3v, 当 v
INP
= 5v), 更多
比 一个 half-循环 将 是 必需的 至 转移 这
inductor 活力 至 这 适合的 输出 过滤 capaci-
tor. 在 此类 具体情况, subsequent 转换 循环 是
delayed, 作 需要, 用 一个 或者 更多 pfm 时钟
循环 至 preserve discontinuous 模式 运作.
backplane 驱动器
这 max1664 提供 一个 低-阻抗 backplane dri-
ver, 作 显示 在 图示 1, 那 水平的-translates 这 bpclk
信号 从 一个 逻辑 水平的 至 bpv
DD
/bpv
SS
水平. 这
backplane 驱动器 组成 的 一个 n-频道/p-频道
complementary 一双 的 高-电流 mosfets.这些
设备 驱动 bpdrv 至 也 bpv
DD
或者 bpv
SS
当
bpclk 变得 也 高 或者 低, 各自. 这 转变-
es 有 一个 最大 在-阻抗 的 0.7
Ω
和 一个 典型
传播 延迟 的 50ns. 电源 为 这 backplane dri-
ver 能 是 带去 从 这 输出 的 直流-直流 1, v
OUT1
, 作
显示 在 这
典型 运行 电路
.
阶段-锁 循环
这 max1664 包含 一个 在-板 pll 至 同步
这 pwm 和 pfm 转换器 clocks 至 这 backplane
时钟 (图示 2). 这个 将 降低 噪音 和 interfer-
ence. 这 pll 是 一个 频率-乘以 类型, generat-
ing 一个 名义上的 1mhz 时钟 信号 为 直流-直流 1 和 一个
名义上的 500khz 时钟 为 直流-直流 2. 三 输入 fre-
quency 范围, spanning 20khz 至 72khz, 准许 syn-
chronization 在 一个 broad 范围 的 backplane 时钟
输入 发生率 当 维持 最优的 转换
发生率 (表格 1).
FPLL
f
BPCLK
(khz)
f
直流-直流 1
(khz)
f
直流-直流 2 最大值
(khz)
f
直流-直流 1
:
f
BPCLK
f
直流-直流 2 最大值
:
f
BPCLK
N*
在 40 至 72 640 至 1152 320 至 576 16:1 8:1 32
REF 27 至 48 640 至 1152 320 至 576 24:1 12:1 48
地 20 至 36 640 至 1152 320 至 576 32:1 16:1 64
表格 1. 切换 频率 选项
*
看 图示 2
: 点此下载
