MAX1858
双 180° 输出-的-阶段 pwm 步伐-向下
控制 和 电源 sequencing 和 por
6 _______________________________________________________________________________________
管脚 描述
管脚 名字 函数
1 COMP2
补偿 管脚 为 调整器 2 (reg2). compensate reg2
’
s 控制 循环 用 连接 一个 序列
电阻 (r
COMP2
) 和 电容 (c
COMP2A
) 至 地 在 并行的 和 一个 第二 补偿 电容
(c
COMP2B
) 作 显示 在 图示 1.
2 FB2
反馈 输入 为 调整器 2 (reg2). 连接 fb2 至 一个 resistive-分隔物 在 reg2
’
s 输出
和 地 至 调整 这 输出 电压 在 1v 和 18v. 至 设置 这 输出 电压 在下 1v,
连接 fb2 至 一个 resistive 电压-分隔物 从 ref 至 reg2
’
s 输出. 看 这
设置 这 输出
电压
部分.
3 ILIM2
电流-限制 调整 为 调整器 2 (reg2). 这 pgnd
–
lx2 电流-限制 门槛 defaults 至
100mv 如果 ilim2 是 连接 至 v
L
. 连接 一个 电阻 (r
ILIM2
) 从 ilim2 至 地 至 调整 这
REG2
’
s 电流-限制 门槛 (v
ITH2
) 从 50mv (r
ILIM2
= 100k
Ω
) 至 300mv (r
ILIM2
= 600k
Ω
). 看
这
设置 这 valley 电流 限制
部分.
4 OSC
振荡器 频率 设置 输入. 这 控制 发生 这 时钟 信号 用 dividing 向下 这
振荡器, 所以 这 切换 频率 相等 half 这 同步 频率 (f
SW
= f
OSC
/2).
连接 一个 电阻 从 osc 至 地 (r
OSC
) 至 设置 这 切换 频率 从 100khz (r
OSC
=
60k
Ω
) 至 600khz (r
OSC
= 10k
Ω
). 这 控制 安静的 需要 r
OSC
当 一个 外部 时钟 是
连接 至 同步. 当 使用 同步, 设置 r
OSC
为 一个 half 的 这 同步 输入.
5 V+ 输入 供应 电压. 4.75v 至 23v.
6 REF 2v 涉及 输出. 绕过 至 地 和 一个 0.22µf 或者 更好 陶瓷的 电容.
7 地 相似物 地面
8 CKO
时钟 输出. 时钟 输出 为 外部 2- 或者 4-阶段 同步 (看
这
时钟 同步
(同步, cko)
部分).
9 同步
同步 输入 或者 时钟 输出 选择 输入. 同步 有 三 运行 模式. 连接
同步 至 一个 200khz 至 1200khz 时钟 为 外部 同步. 连接 同步 至 地 为 2-阶段
运作 作 一个 主控 控制. 连接 同步 至 v
L
为 4-阶段 运作 作 一个 主控 控制
(看 这
时钟 同步 (同步, cko)
部分).
10 ILIM1
电流-限制 调整 为 调整器 1 (reg1). 这 pgnd
–
lx1 电流-限制 门槛 defaults 至
100mv 如果 ilim1 是 连接 至 v
L
. 连接 一个 电阻 (r
ILIM1
) 从 ilim1 至 地 至 调整 reg1
’
s
电流-限制 门槛 (v
ITH1
) 从 50mv (r
ILIM1
= 100k
Ω
) 至 300mv (r
ILIM1
= 600k
Ω
). 看 这
设置 这 valley 电流 限制
部分.
11 FB1
反馈 输入 为 调整器 1 (reg1). 连接 fb1 至 一个 resistive-分隔物 在 reg1
’
s 输出
和 地 至 调整 这 输出 电压 在 1v 和 18v. 至 设置 这 输出 电压 在下 1v,
连接 fb1 至 一个 resistive 电压-分隔物 从 ref 和 reg1
’
s 输出. 看 这
设置 这 输出
电压
部分.
12 COMP1
补偿 管脚 为 调整器 1 (reg1). compensate reg1
’
s 控制 循环 用 连接 一个 序列
电阻 (r
COMP1
) 和 电容 (c
COMP1A
) 至 地 在 并行的 和 一个 第二 补偿 电容
(c
COMP1B
) 作 显示 在 图示 1.
13
RST
打开-流 重置 输出.
RST
是 低 当 也 输出 电压 是 更多 比 10% 在下 它的
规章制度 要点. 之后 软-开始 是 完成 和 两个都 输出 超过 90% 的 它们的 名义上的 输出
电压 (v
FB
_ > 0.9v),
RST
变为 高 阻抗 之后 一个 140ms 延迟 和 仍然是 高
阻抗 作 长 作 两个都 输出 维持 规章制度. 连接 一个 电阻 在
RST
和 这
逻辑 供应 为 逻辑-水平的 电压.
: 点此下载
