AD5381
rev. 一个 | 页 10 的 36
I
2
c 串行 接口 定时
表格 7. dv
DD
= 2.7 v 至 5.5 v; av
DD
= 4.5 v 至 5.5 v 或者 2.7 v 至 3.6 v; agnd = dgnd = 0 v; 所有 规格
T
最小值
至 t
最大值
, 除非 否则 指出
参数
1
,
2
限制 在 t
最小值
, t
最大值
单位 描述
F
SCL
400 khz 最大值 scl 时钟 频率
t
1
2.5 µs 最小值 scl 循环 时间
t
2
0.6 µs 最小值 t
高
, scl 高 时间
t
3
1.3 µs 最小值 t
低
, scl 低 时间
t
4
0.6 µs 最小值 t
hd,sta
, 开始/重复的 开始情况 支撑 时间
t
5
100 ns 最小值 t
su,dat
, 数据 建制 时间
t
6
3
0.9 µs 最大值 t
hd,dat
, 数据 支撑 时间
0 µs 最小值 t
hd,dat
, 数据 支撑 时间
t
7
0.6 µs 最小值 t
su,sta
, 建制 时间 为 重复的 开始
t
8
0.6 µs 最小值 t
su,sto
, 停止 情况 建制 时间
t
9
1.3 µs 最小值 t
BUF
, 总线 自由 时间 在 一个 停止 和 一个 开始 情况
t
10
300 ns 最大值 t
R
, 上升 时间 的 scl 和 sda 当 接到
0 ns 最小值 t
R
, 上升 时间 的 scl 和 sda 当 接到 (cmos 兼容)
t
11
300 ns 最大值 t
F
, 下降 时间 的 sda 当 transmitting
0 ns 最小值 t
F
, 下降 时间 的 sda 当 接到 (cmos 兼容)
300 ns 最大值 t
F
, 下降 时间 的 scl 和 sda 当 接到
20 + 0.1c
b
4
ns 最小值 t
F
, 下降 时间 的 scl 和 sda 当 transmitting
C
b
400 pf 最大值 电容的 加载 为 各自 总线 线条
1
有保证的 用 设计 和 描绘, 不 生产 测试.
2
看 图示 6.
3
一个 主控 设备 必须 提供 一个 支撑 时间 的 在 least 300 ns 为 这sda 信号 (referred 至 这 v
IH
最小值 的 这 scl 信号) 在 顺序 至 桥 这 未阐明的 区域 的
scl’s 下落 边缘.
4
C
b
是 这 总的 电容, 在 pf, 的 一个 总线 线条. t
R
和 t
F
是 量过的 在 0.3dv
DD
和 0.7dv
DD
.
开始
情况
重复的
开始
情况
停止
情况
t
9
t
3
t
1
t
11
t
4
t
10
t
4
t
5
t
7
t
6
t
8
t
2
SDA
SCL
03731-0-007
图示 6. i
2
c 兼容 串行 接口 定时 图解
: 点此下载
