13
IDT70V28L
高-速 3.3v 64k x 16 双-端口 静态的 内存 工业的 和 commercial 温度 范围
注释:
1. 所有 定时 是 这 一样 为 left 和 正确的 端口. 端口
“
一个
”
将 是 也 这 left 或者 正确的 端口. 端口
“
B
”
是 这 端口 opposite 从 端口
“
一个
”
.
2. 谈及 至 中断 真实 表格.
3. 定时 取决于 在 这个 使能 信号 (
CE
或者 r/
W
) 是 asserted last.
4. 定时 取决于 在 这个 使能 信号 (
CE
或者 r/
W
) 是 de-asserted 第一.
5. 谈及 至 真实 表格 i - 碎片 使能.
注释:
1. 假设
BUSY
L
=
BUSY
R
=V
IH
.
2. 如果
BUSY
L
= v
IL
, 然后 非 改变.
3. 如果
BUSY
R
= v
IL
, 然后 非 改变.
4.
INT
L
和
INT
R
必须 是 initialized 在 电源-向上.
5. 谈及 至 真实 表格 i - 碎片 使能.
4849 drw 15
地址
"一个"
中断 设置 地址
CE
"一个"
r/
W
"一个"
t
作
t
WC
t
WR
(3)
(4)
t
INS
(3)
INT
"b"
(2)
4849 drw 16
地址
"b"
中断 CLEAR 地址
CE
"b"
OE
"b"
t
作
t
RC
(3)
t
INR
(3)
INT
"b"
(2)
left 端口 正确的 端口
函数r/
W
L
CE
L
OE
L
一个
15L
-一个
0L
INT
L
r/
W
R
CE
R
OE
R
一个
15R
-一个
0R
INT
R
L L X FFFF X X X X X L
(2)
Set right
INT
R
标记
X X X X X X L L FFFF H
(3)
Reset right
INT
R
标记
XXX X L
(3)
L L X FFFE X 设置 left
INT
L
标记
X L L FFFE H
(2)
X X X X X Reset left
INT
L
标记
4849 tbl 16
: 点此下载
