9397 750 14985 © koninklijke 飞利浦 electronics n.v. 2005. 所有 权利 保留.
初步的 数据 薄板 rev. 01 — 3 october 2005 14 的 38
飞利浦 半导体
lpc2141/42/44/46/48
单独的-碎片 16-位/32-位 微控制器
6.5 中断 控制
这 vectored 中断 控制 (vic) accepts 所有 的 这 中断 要求 输入 和
categorizes 它们 作 快 中断 要求 (fiq), vectored 中断 要求 (irq), 和
非-vectored irq 作 defined 用 可编程序的 settings. 这 可编程序的 分派
scheme 意思 那 priorities 的 中断 从 这 各种各样的 peripherals 能 是 dynamically
assigned 和 调整.
快 中断 要求 (fiq) 有 这 最高的 priority. 如果 更多 比 一个 要求 是 assigned
至 fiq, 这 vic 结合 这 requests 至 生产 这 fiq 信号 至 这 arm 处理器.
这 fastest 可能 fiq latency 是 达到 当 仅有的 一个 要求 是 classified 作 fiq,
因为 然后 这 fiq 维护 routine 做 不 需要 至 branch 在 这 中断 维护
routine 但是 能 run 从 这 中断 vector location. 如果 更多 比 一个 要求 是 assigned
至 这 FIQ 类, 这 FIQ 维护 routine 将 读 一个 文字 从 这 VIC 那 identifies 这个
fiq 源(s) 是 (是) requesting 一个 中断.
Vectored IRQs 有 这 middle priority. 十六 的 这 中断 requests 能 是 assigned
至 这个 类别. 任何 的 这 中断 requests 能 是 assigned 至 任何 的 这 16 vectored
irq slots, among 这个 slot 0 有 这 最高的 priority 和 slot 15 有 这 最低.
非-vectored irqs 有 这 最低 priority.
这 vic 结合 这 requests 从 所有 这 vectored 和 非-vectored irqs 至 生产
这 irq 信号 至 这 arm 处理器. 这 irq 维护 routine 能 开始 用 读 一个
寄存器 从 这 VIC 和 jumping 那里. 如果 任何 的 这 vectored IRQs 是 pending, 这 VIC
提供 这 地址 的 这 最高的-priority requesting irqs 维护 routine, 否则 它
提供 这 地址 的 一个 default routine 那 是 shared 用 所有 这 非-vectored irqs. 这
default routine 能 读 另一 vic 寄存器 至 看 what irqs 是 起作用的.
6.5.1 中断 来源
各自 附带的 设备 有 一个 中断 线条 连接 至 这 vectored 中断
控制, 但是 将 有 一些 内部的 中断 flags. 单独的 中断 flags 将 也
代表 更多 比 一个 中断 源.
6.6 管脚 连接 块
这 管脚 连接 块 准许 选择 管脚 的 这 微控制器 至 有 更多 比 一个
函数. configuration 寄存器 控制 这 multiplexers 至 准许 连接 在 这
管脚 和 这 在 碎片 peripherals. peripherals 应当 是 连接 至 这 适合的 管脚
较早的 至 正在 使活动, 和 较早的 至 任何 related 中断(s) 正在 使能. Activity 的 任何
使能 附带的 函数 那 是 不 编排 至 一个 related 管脚 应当 是 考虑
undefined.
这 管脚 控制 单元 和 它的 管脚 选择 寄存器 defines 这 符合实际 的 这
微控制器 在 一个 给 硬件 环境.
之后 重置 所有 管脚 的 端口 0 和 端口 1 是 configured 作 输入 和 这 下列的
exceptions: 如果 debug 是 使能, 这 jtag 管脚 将 假设 它们的 jtag 符合实际; 如果
查出 是 使能, 这 查出 管脚 将 假设 它们的 查出 符合实际. 这 管脚 有关联的
和 这 i
2
c0 和 i
2
c1 接口 是 打开 流.
: 点此下载
