初步的 psd813f1-一个
3
❏
一个 简单的 接口 至 8-位 微控制器 那 使用 也 多路复用 或者
非-多路复用 busses. 这 总线 接口 逻辑 使用 这 控制 信号 发生 用
这 微控制器 automatically 当 这 地址 是 解码 和 一个 读 或者 写 是
执行. 一个 partial 列表 的 这 mcu families supported 包含:
•
intel 8031, 80196, 80186, 80c251, 和 80386ex
•
motorola 68hc11, 68hc16, 68hc12, 和 683xx
•
飞利浦 8031 和 8051xa
•
zilog z80 和 z8
❏
内部的 1 mbit flash 记忆. 这个 是 这 主要的 flash 记忆. 它 是 分隔 在 第八
equal-sized blocks 那 能 是 accessed 和 用户-指定 地址.
❏
内部的 secondary 256 kbit 可擦可编程只读存储器 记忆. 它 是 分隔 在 四 equal-sized blocks
那 能 是 accessed 和 用户-指定 地址. 这个 secondary 记忆 brings
这 能力 至 execute 代号 和 更新 这 主要的 flash
concurrently.
❏
16 kbit scratchpad sram. 这 sram’s 内容 能 是 保护 从 一个 电源 失败
用 连接 一个 外部 电池.
❏
optional 64 字节 一个 时间 可编程序的 (otp) 记忆 那 能 是 使用 为 产品
配置 和 校准.
❏
cpld 和 16 输出 微观的
⇔
cells (omcs) 和 24 输入 微观的
⇔
cells (imcs). 这
cpld 将 是 使用 至 efficiently 执行 一个 多样性 的 逻辑 功能 为 内部的
和 外部 控制. examples 包含 状态 machines, loadable 变换 寄存器, 和
loadable counters.
❏
decode pld (dpld) 那 decodes 地址 为 选择 的 内部的 记忆 blocks.
这 dpld 能 也 是 使用 至 发生 外部 碎片 选择.
❏
27 individually configurable i/o 端口 管脚 那 能 是 使用 为 这 下列的 功能:
•
mcu i/os
•
pld i/os
•
latched mcu 地址 输出
•
特定的 函数 i/os.
•
16 的 这 i/o 端口 将 是 配置 作 打开-流 输出.
❏
备用物品 电流 作 低 作 50 µa 为 5 v 设备, 25 µa 为 3 v 设备.
❏
建造-在 jtag 一致的 串行 端口 准许 全部-碎片 在-系统 programmability (isp).
和 它, 你 能 程序 一个 blank 设备 或者 reprogram 一个 设备 在 这 工厂 或者 这 地方.
❏
内部的 页 寄存器 那 能 是 使用 至 expand 这 微控制器 地址 空间 用
一个 因素 的 256.
❏
内部的 可编程序的 电源 管理 单位 (pmu) 那 支持 一个 低 电源 模式
called 电源 向下 模式. 这 pmu 能 automatically 发现 一个 lack 的 微控制器
activity 和 放 这 psd813f1 在 电源 向下 模式.
❏
擦掉/写 循环:
•
flash 记忆 – 100,000 最小
•
可擦可编程只读存储器 – 10,000 最小
•
pld – 1,000 最小
•
数据 保持: 15 年 最小 在 90 degrees 摄氏的 (为 主要的 flash, 激励, pld
和 配置 位).
2.0
关键 特性
: 点此下载
