4-347
串行 priority resolving
这 串行 priority resolving 技巧 排除 这 需要
为 这 priority encoder-解码器 arrangement 用 daisychain-
ing 这 总线 arbiters 一起, 连接 这 高等级的 priority
总线 arbiter’s
bpro (总线 priority 输出) 输出 至 这 bprn 的
这 next 更小的 priority. 看 图示 3.
rotating priority resolving
这 rotating priority resolving 技巧 是 类似的 至 那 的
这 并行的 priority resolving 技巧 除了 那 priority 是
dynamically re-assigned. 这 priority encoder 是 replaced 用
一个 更多 complex 电路 这个 rotates priority 在
requesting arbiters 因此 准许 各自 arbiter 一个 equal
chance 至 使用 这 multi-主控 系统 总线, 在 时间.
这个 priority resolving 技巧 至 使用
那里 是 有利因素 和 disadvantages 为 各自 的 这
技巧 描述 在之上. 这 rotating priority resolving
技巧 需要 substantial 外部 逻辑 至 执行
当 这 串行 技巧 使用 非 外部 逻辑 但是 能
accommodate 仅有的 一个 限制 号码 的 总线 arbiters 在之前 这
daisy-chain 传播 延迟 超过 这 multimaster’s sys-
tem 总线 时钟 (
bclk). 这 并行的 priority resolving tech-
nique 是 在 一般 一个 好的 compromise 在 这 其它 二
技巧. 它 准许 为 许多 arbiters 至 是 呈现 在 这
总线 当 不 需要 too 更 逻辑 至 执行.
82c89 模式 的 运作
那里 是 二 类型 的 processors 为 这个 这 82c89 将
提供 支持: 一个 输入/输出 处理器 (i.e. 一个 nmos
8089 iop) 和 这 80c86, 80c88. consequently, 那里 是
二 基本 运行 模式 在 这 82c89 总线 arbiter. 一个,
这 iob (i/o 附带的 总线) 模式, 准许 这 处理器
进入 至 两个都 一个 i/o 附带的 总线 和 一个 multi-主控 sys-
tem 总线. 这 第二, 这 resb (resident 总线 模式), per-
mits 这 处理器 至 communicate 在 两个都 一个 resident
总线 和 一个 multi-主控 系统 总线. 一个 i/o 附带的 总线 是
一个 总线 在哪里 所有 设备 在 那 总线, 包含 记忆, 是
treated 作 i/o 设备 和 是 addressed 用 i/o commands.
所有 记忆 commands 是 directed 至 另一 总线, 这
multi-主控 系统 总线. 一个 resident 总线 能 公布 两个都
记忆 和 i/o commands, 但是 它 是 一个 distinct 和 独立的
总线 从 这 multi-主控 系统 总线. 这 distinction 是 那
这 resident 总线 有 仅有的 一个 主控, 供应 全部 avail-
能力 和 正在 专心致志的 至 那 一个 主控.
这
iob strapping 选项 configures 这 82c89 总线 arbiter
在 这
iob 模式 和 这 strapping 选项 resb config-
ures 它 在 这 resb 模式. 它 might 是 指出 在 这个 要点
那 如果 两个都 strapping 选项 是 strapped false, 这 arbiter
接口 这 处理器 至 一个 multi-主控 系统 总线 仅有的
(看 图示 4). 和 两个都 选项 strapped 真实, 这 arbiter
接口 这 处理器 至 一个 multi-主控 系统 总线, 一个
resident 总线, 和 一个 i/o 总线.
在 这
iob 模式, 这 处理器 communicates 和 控制
一个 host 的 peripherals 在 这 附带的 总线. 当 这 i/o
处理器 needs 至 communicate 和 系统 记忆, 它
做 所以 在 这 系统 记忆 总线. 图示 5 显示 一个 pos-
sible i/o 处理器 系统 configuration.
这 80c86 和 80c88 processors 能 communicate 和 一个
resident 总线 和 一个 multi-主控 系统 总线. 二 总线 con-
trollers 和 仅有的 一个 总线 arbiter 将 是 需要 在 此类 一个
configuration 作 显示 在 图示 6. 在 此类 一个 系统 config-
uration 这 处理器 将 有 进入 至 记忆 和
peripherals 的 两个都 busses. 记忆 mapping 技巧 是
应用 至 选择 这个 总线 是 至 是 accessed. 这
sysb/
resb 输入 在 这 arbiter serves 至 instruct 这 arbi-
ter 作 至 whether 或者 不 这 系统 总线 是 至 是 accessed.
这 信号 连接 至 sysb/
resb 也 使能 或者 dis-
ables commands 从 一个 的 这 总线 控制者. 一个 总-
mary 的 这 模式 那 这 82c89 有, along 和 它的
回馈 至 它的 状态 线条 输入, 是 显示 在 表格 1.
总线
ARBITER
1
总线
ARBITER
2
总线
ARBITER
3
总线
ARBITER
4
•
•
•
•
BPRN
BUSYCBRQ
•
•
BPRO
BPRO
BPRO
BPRO
BPRN
BPRN
BPRN
图示 3. 串行 priority resolving
便条: 这 号码 的 arbiters 那 将 是 daisy-chained 一起
在 这 串行 priority resolving scheme 是 一个 函数 的 bclk 和 这
传播 延迟 从 arbiter 至 arbiter. 正常情况下, 在 10mhz 仅有的 3
arbiters 将 是 daisychained.
82C89
: 点此下载
