CY7C1355B
CY7C1357B
文档 #: 38-05117 rev. *b 页 10 的 33
OE
86 F4 B8 输入-
异步的
输出 使能, 异步的 输入, 起作用的 低
.
联合的 和 这 同步的 逻辑 块 inside 这 de-
恶行 至 控制 这 方向 的 这 i/o 管脚. 当 低,
这 i/o 管脚 是 允许 至 behave 作 输出. 当 deas-
serted 高, i/o 管脚 是 三-陈述, 和 act 作 输入
数据 管脚. oe
是 masked 在 这 数据 portion 的 一个 写
sequence, 在 这 第一 时钟 当 emerging 从 一个
deselected 状态, 当 这 设备 有 被 deselected.
CEN
87 M4 A7 输入-
同步的
时钟 使能 输入, 起作用的 低
. 当 asserted 低
这 时钟 信号 是 公认的 用 这 sram. 当 deas-
serted 高 这 时钟 信号 是 masked. 自从 deassert-
ing cen
做 不 deselect 这 设备, cen能 是 使用
至 扩展 这 previous 循环 当 必需的.
ZZ 64 T7 H11 输入-
异步的
zz “sleep” 输入, 起作用的 高
. 当 asserted 高
places 这 设备 在 一个 非-时间-核心的 “sleep” 情况
和 数据 integrity preserved. 为 正常的 运作, 这个
管脚 有 至 是 低 或者 left floating. zz 管脚 有 一个 内部的
拉-向下.
DQ
s
58,59,62,63,
68,69,72,73,
8,9,12,13,
18,19,22,23
p7,k7,g7,
e7,f6,h6,
l6,n6,d1,
h1,l1,n1,
e2,g2,k2,
M2
j10,k10,
l10,m10,
d11,e11,
f11,g11,j1,
k1,l1,m1,
d2,e2,f2,
G2
i/o-
同步的
双向的 数据 i/o 线条
. 作 输入, 它们 喂养 在 一个
在-碎片 数据 寄存器 那 是 triggered 用 这 rising 边缘 的
clk. 作 输出, 它们 deliver 这 数据 包含 在 这
记忆 location 指定 用 这 地址 提交
在 这 previous
时钟 上升 的 这 读 循环. 这 di-
rection 的 这 管脚 是 控制 用 oe
. 当 oe是 assert-
ed 低, 这 管脚 behave 作 输出. 当 高, dq
s
和 dqp
[a:b]
是 放置 在 一个 三-状态 情况.
这
输出 是 automatically 三-陈述 在 这 数据 por-
tion 的 一个 写 sequence, 在 这 第一 时钟 当
emerging 从 一个 deselected 状态, 和 当 这 设备 是
deselected, regardless 的 这 状态 的 oe
.
DQP
[a:b]
74,24 d6,p2 c11,n1 i/o-
同步的
双向的 数据 parity i/o 线条.
functionally, 这些
信号 是 完全同样的 至 dq
s
.
在 写 sequences,
DQP
[a:b]
是 控制 用 bw
[a:b]
correspondingly.
模式 31 R3 R1 输入 strap 管脚
模式 输入. 选择 这 burst 顺序 的 这 设备.
当 系 至 地 选择 直线的 burst sequence. 当
系 至 v
DD
或者 left floating selects interleaved burst
sequence.
V
DD
15,41,65,91 c4,j2,j4,
j6,r4
d4,d8,e4,
e8,f4,f8,
g4,g8,h2,
h4,h8,j4,
j8,k4,k8,
l4,l8,m4,
M8
电源 供应
电源 供应 输入 至 这 核心 的 这 设备
.
V
DDQ
4,11,20,27,
54,61,70,77
a1,a7,f1,
f7,j1,j7,
m1,m7,u1
,u7
c3,c9,d3,
d9,e3,e9,
f3,f9,g3,
g9,j3,j9,
k3,k9,l3,
l9,m3,m9,
n3,n9
i/o 电源
供应
电源 供应 为 这 i/o 电路系统
.
cy7c1357b–pin 定义
(持续)
名字 TQFP BGA fBGA i/o 描述
: 点此下载
