ad1878/ad1879
rev. 0
–7–
样本 延迟
这 样本 延迟 或者 “group delay” 的 这 ad1878/ad1879 是
dominated 用 这 处理 时间 的 这 数字的 decimation fil-
ter. fir 过滤 convolve 一个 vector representing 时间 样本 的
这 输入 和 一个 equal-sized vector 的 coefficients. 之后 各自
convolution, 这 输入 vector 是 updated 用 adding 一个 新
样本 在 一个 终止 的 这 “pipeline” 和 eliminating 这 oldest
输入 样本 在 这 其它. 为 一个 fir 过滤, 这 时间 在 这个 一个
步伐 输入 呈现 在 这 输出 将 是 大概 当 那
步伐 输入 是 halfway 通过 这 输入 样本 vector pipeline.
这 输入 样本 vector 是 updated 每 64
×
F
S
. 因此, 这
样本 延迟 将 是 给 用 这 等式,
组 延迟
=
(4096
2) /(64
×
F
S
)
=
32
/
F
S
为 这 大多数 一般 样本 比率 这个 能 是 summarized 作:
F
S
组 延迟
48 khz 667
µ
s
44.1 khz 725
µ
s
32 khz 1000
µ
s
预定的 至 这 直线的 阶段 properties 的 fir 过滤, 这 组 延迟
变化, 或者 differences 在 组 延迟 在 不同的 发生率 是
零.
运行 特性
电压 涉及
这 ad1878/ad1879 包含 一个 +3 v 在-板 涉及
这个 确定 这 ad1878/ad1879’s 输入 范围. 这个 ref-
erence 是 缓冲 至 两个都 途径 的 这 ad1878/ad1879’s
modulator, 供应 一个 好-matched 涉及 至 降低
interchannel 增益 mismatch. 这 涉及 应当 是 绕过
和 10
µ
f tantalum 电容 作 显示 在 图示 2. 这 inter-
nal 涉及 能 是 overpowered 用 应用 一个 外部 谈及-
ence 在 这 refr (管脚 14) 和 refl (管脚 15) pins, 准许
多样的 ad1878/ad1879s 至 是 校准 至 这 一样 增益.
便条 那 这 涉及 管脚 安静的 必须 是 绕过 作 显示.
样本 时钟
一个 外部 主控 时钟 有提供的 至 时钟 (管脚 26) 驱动
这 ad1878/ad1879 modulator, decimator, 和 数字的 inter-
面向. 作 和 任何 相似物-至-数字的 转换 系统, 这 sam-
pling 时钟 必须 是 低 jitter 至 阻止 转换 errors.
这 输入 时钟 运作 在 256
×
F
S
. 这 时钟 是 分隔 向下
至 获得 这 64
×
F
S
时钟 必需的 为 这 modulator. 这 输出-
放 文字 比率 将 是 在 f
S
它自己. 这个 relationship 是 illustrated
为 popular 样本 比率 在下:
AD1879 Modulator 输出 文字
时钟 输入 样本 比率 比率
12.288 mhz 3.072 mhz 48 khz
11.2896 mhz 2.822 mhz 44.1 khz
8.192 mhz 2.048 mhz 32 khz
这 ad1878/ad1879 串行 接口 支持 两个都 “master”
和 “slave” 模式. 便条 那 甚至 在 从动装置 模式 它 是 presumed
那 这 串行 接口 clocks 是 获得 从 这 主控 时钟
输入, 时钟. 从动装置 模式 做
不
支持 异步的
数据 transfers, 自从 异步的 数据 transfers 将 compro-
mise 这 效能 的 任何 高 效能 转换器.
这 ad1878/ad1879 decimator 制造 使用 的 动态 逻辑 至
降低 消逝 范围. 那里 是, 因此, 一个 最小 时钟 fre-
quency 那 这 ad1878/ad1879 将 支持 指定 在
“specifications” 在之上. 运作 的 这 ad1878/ad1879 在
更小的 发生率 将 导致 这 设备 至 consume 过度的
电源 和 将 损坏 这 转换器.
重置
这 起作用的 lo
重置
管脚 (管脚 24) 准许 initializing 这
ad1879. 这个 是 的 值 仅有的 为 同步 多样的
ad1878/ad1879s 在 主控 mode—wck 输出. 除非 你
是 interested 在 同步 多样的 ad1878/ad1879s, 我们
推荐 tying
重置
hi. 这 重置 函数 是 有用的 为
nothing else. 在 事实, 那里 是 一个 最大 规格 在
重置
lo; 过度的 电源 消耗量 将 出现 和 丧失
的 可靠性 如果 left lo too 长 预定的 至 这 动态 逻辑 在 这
碎片.
图示 14 illustrates 这 定时 参数 为
重置
至
accomplish 同步 的 多样的 主控 mode—word
时钟 输出 adcs. (这个 sequence 是 不 需要 为 syn-
chronizing 多样的 ad1878/ad1879s 在 其它 模式. 看
“synchronizing 多样的 ad1878/ad1879s” 在下.) 便条 那
重置
第一 有 至 是 lo 为 在 least 四 时钟 时期
(三 clocks 加 t
RSET
加 t
RHLD
, 至 是 更多 准确的).
然后
重置
必须 是 hi 为 一个 最小 的 一个 时钟 和 一个
最大 的 二 clocks. 然后
重置
必须 he lo 为 在
least 另一 四 clocks. 从 这 时间 当
重置
变得
hi 又一次, exactly 127 clocks 将 出现 在之前 l
R
ck 变得
lo.
相似物 电源 向下
这 ad1878/ad1879 特性 一个 电源-向下 模式 那
减少 电流 至 这 相似物 modulator. 它 是 控制 用
这 起作用的 hi apd (管脚 11). 这 电源 savings 是 指定 在
“specifications.” 这 转换器 是 安静的 “alive” 在 这 电源-
向下 状态 但是 将 不 生产 有效的 结果 为 所有 音频的-带宽
输入.
电源 消耗量 能 是 更远 减少 用 slowing 向下
这 主控 时钟 输入 至 这 最小 时钟 频率,
F
时钟
, 指定 为 这 ad1878/ad1879.
产品 issues
推荐 输入 结构
这 ad1878/ad1879 输入 结构 是 全部地 差别的 为
改进 一般模式 拒绝 properties 和 增加
动态 范围. 自从 各自 输入 管脚 sees
±
3 v swings, 各自
频道’s 输入 信号 effectively swings
±
6 v, i.e., 横过 一个
12 v 范围.
在 大多数 具体情况, 一个 单独的-结束-至-差别的 输入 电路 是
必需的. 显示 在 图示 2 是 我们的 推荐 电路, 为基础
在 extensive experimentation. 便条 那 至 maximize 信号
摆动, 这 运算 放大器 在 这个 电路 是 powered 用
±
12 v 或者
更好 供应. 这 ad1878/ad1879 它自己 需要
±
5 v
供应. 如果
±
5 v 供应 是 不 already 有 在 your sys-
tem, 图示 3 illustrates 我们的 推荐 电路 为 generat-
ing 这些 供应.
: 点此下载
