ad1878/ad1879
rev. 0
–9–
在 各自 设置 的 输入 管脚 (12 至 13, 和 17 至 16) 至
完全 这 输入 bypassing. 这个 输入 bypassing 迷你-
mizes 这 rf 传递 和 reception 能力 的 这
ad1878/ad1879 输入.
• 为 最好的 效能, 做 不 使用 一个 插座 和 这 ad1878/
ad1879. 如果 你 必须 插座 这 部分, 使用 管脚 clips 至 保持
这 部分 完全齐平 和 这 板, 因此 keeping bypassing 作
关闭 至 这 碎片 作 可能.
• 这 ad1878/ad1879 应当 是 放置 在 一个 分割 地面
平面 作 illustrated 在 图示 5. 这 数字的 地面 平面
应当 是 放置 下面 这 顶 终止 的 这 包装 和 这
相似物 地面 平面 应当 是 放置 下面 这 bottom 终止
的 这 包装 作 显示 在 图示 5. 这 分割 应当 是 是-
tween 管脚 7 和 8 和 在 管脚 21 和 22. 这
地面 平面 应当 是 系 一起 在 一个 spot 下面-
neath 这 中心 的 这 包装. 这个 地面 平面 tech-
nique 也 降低 rf 传递 和 reception.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
LRCK
BCK
S0
DV
DD
64/32
DGND
NC
AV
SS
1
AV
SS
2
AGND
APD
VINR–
VINR+
REFR
WCK
数据
CLK
S1
DGND
DV
DD
AV
SS
1
AV
DD
2
AV
DD
1
AGND
VINL–
VINL+
REFL
重置
数字的 地面
平面
相似物 地面
平面
图示 5. ad1878/ad1879 推荐 地面 平面
• 各自 涉及 管脚 (14 和 15) 应当 是 绕过 和 一个
电阻 和 一个 电容. 一个 终止 的 这 电阻 应当 是
放置 作 关闭 至 这 包装 管脚 作 可能, 和 这 查出
至 它 从 这 涉及 管脚 应当 是 作 短的 和 作 宽 作
可能. 保持 这个 查出 away 从 输入 管脚 traces! cou-
pling 在 输入 和 涉及 查出 将 导致 第二
调和的 扭曲量. 这 电阻 是 使用 至 减少 这 高
频率 连接 在 这 references 从 这 板.
• wherever 可能, 降低 这 电容的 加载 在 数字的
输出 的 这 部分. 这个 将 减少 这 数字的 尖刺 cur-
rents 描绘 从 这 数字的 供应 管脚.
如何 至 扩展 snr
一个 费用-有效的 方法 的 improving 这 动态 范围 和
snr 的 一个 相似物-至-数字的 转换 系统 是 至 使用 mul-
tiple ad1879 途径 在 并行的 和 一个 一般 相似物 输入.
(这 一样 技巧 将 工作 和 这 ad1878. 不管怎样,
这个 将 是 的 little 值 自从 使用 一个 单独的 ad1879 将
是 更多 有效的.) 这个 技巧 制造 使用 的 这 事实 那 这
噪音 在 独立 modulator 途径 是 uncorrelated. 因此
每 doubling 的 这 号码 的 ad1879 途径 使用 将 im-
prove 系统 动态 范围 用 3 db. 这 数字的 输出 从
这 相应的 decimator 途径 有 至 是 arithmetically
averaged 至 获得 这 改进 结果 在 这 准确无误的 数据 为-
mat. 一个 数字的 处理器, 也 一般-目的 或者 dsp, 能
容易地 执行 这 averaging 运作.
显示 在下 在 图示 6 是 一个 电路 为 获得 一个 3 db im-
provement 在 动态 范围 用 使用 两个都 途径 的 一个 单独的
ad1879 和 一个 mono 输入. 这 minus (–) 输出 从 这 在-
放 缓存区 是 sent 至 两个都 正确的 和 left minus ad1879 输入;
这 加 (+) 输出 从 这 输入 缓存区 是 sent 至 两个都 正确的
和 left 加 ad1879 输入. 一个 立体的 implementation 将
需要 使用 二 ad1879s 和 使用 这 全部 推荐 在-
放 结构 显示 在之上 在 图示 2. 便条 那 一个 单独的 数字的
处理器 将 likely 是 能 至 handle 这 averaging 需要-
ments 为 两个都 left 和 正确的 途径.
管脚 1
0.580 (14.73)
0.485 (12.32)
1
14
15
2
8
0.625 (15.87)
0.600 (15.24)
0.015 (0.381)
0.008 (0.204)
0.195 (4.95)
0.125 (3.18)
0.250
(6.35)
最大值
0.022 (0.558)
0.014 (0.356)
0.100
(2.54)
BSC
0.200 (5.05)
0.125 (3.18)
0.070 (1.77)
最大值
0.060 (1.52)
0.015 (0.38)
0.150
(3.81)
最小值
SEATING
平面
1.565 (39.70)
1.380 (35.10)
图示 6. 增加 动态 范围 用 使用 二
ad1879 途径
数字的 接口
模式 的 运作
这 ad1878/ad1879’s 有伸缩性的 串行 输出 端口 生产
数据 在 twos-complement, msb-第一 format. 输出 信号 是
至 ttl/cmos 逻辑 水平. 这 端口 是 配置 用 管脚 selec-
tions. 这 ad1879 能 运作 在 也 主控 或者 从动装置 模式.
各自 16-/18-位 输出 文字 的 一个 立体的 一双 能 是 formatted
在里面 一个 32-位 地方 作 正确的-justified, 作 i
2
s-兼容, 或者 在
用户-选择 positions. 这 二 32-位 地方 组成 一个 64-位
框架 (64-位 模式). 这 输出 能 也 是 truncated 至 16
位 和 formatted 在 一个 16-位 地方 和 二 16-位 地方 在 一个
32-位 框架 (32-位 模式).
这 各种各样的 模式 选项 是 管脚-编写程序 和 这 s0
模式 选择 管脚 (3), 这 s1 模式 选择 管脚 (25), 和 这
64/32 位 比率 选择 管脚 (4). 这 函数 的 这些 管脚 是
summarized:
串行 端口 运作 模式 64/
32
S0 S1
64-位 主控 mode—word 时钟 输出 1 0 0
64-位 主控 mode—word 时钟 输入 1 1 0
64-位 从动装置 模式 1 1 1
保留 1 0 1
32-位 主控 mode—word 时钟 输出 hi 0 0 0
32-位 主控 mode—word 时钟 ignored 0 1 0
32-位 从动装置 模式 0 1 1
保留 0 0 1
串行 端口 数据 定时 sequences
在 这 “master 模式,” 这 位 时钟 (bck) 和 left/正确的 时钟
(l
R
ck) 是 总是 输出, 发生 内部 在 这 ad1878/
ad1879 从 这 主控 时钟 (时钟) 输入. 这 文字
时钟 (wck) 将 也 是 一个 内部 发生 输出 或者 一个
用户-有提供的 输入, 取决于 在 这 管脚-编写程序 模式
选择.
: 点此下载
