ad1890/ad1891
–14–
rev. 0
80
0
80
24
8
8
16
0
48
32
40
56
64
72
7264564840322416
F
sin
– khz
F
sout
– khz
70kHz
F
sin
/f
sout
= 2/1
F
sin
/f
sout
= 1/1f
sin
/f
sout
= 1/2
10kHz
70kHz
UPSAMPLING
DOWNSAMPLING
图示 9. 容许的 输入 和 输出 样本 发生率
mclk = 20 mhz 情况
80
0
80
24
8
8
16
0
48
32
40
56
64
72
7264564840322416
F
sin
– khz
F
sout
– khz
56kHz
F
sin
/f
sout
= 2/1
F
sin
/f
sout
= 1/1f
sin
/f
sout
= 1/2
8kHz
56kHz
DOWNSAMPLING
UPSAMPLING
图示 10. 容许的 输入 和 输出 样本 发生率
mclk = 16 mhz 情况
80
0
80
24
8
8
16
0
48
32
40
56
64
72
7264564840322416
F
sin
– khz
F
sout
– khz
42kHz
F
sin
/f
sout
= 2/1
F
sin
/f
sout
= 1/1f
sin
/f
sout
= 1/2
6kHz
42kHz
向上-
抽样
向下-
抽样
图示 11. 容许的 输入 和 输出 样本 发生率
mclk = 12 mhz 情况
应用 issues
Dither
预定的 至 这 大 输出 文字 长度, 非 redithering 的 这
ad1890/ad1891 输出 是 需要. 这个 假设 那 这
输入 是 合适的 dithered 和 这 用户 retains 这 一样 或者
更好 号码 的 输出 位 作 那里 是 输入 位. 这
ad1890/ad1891 输出 位 stream 将 因此 是 使用 直接地
作 这 输入 至 downstream 数字的 音频的 processors, 存储
媒介 或者 输出 设备.
如果 这 ad1890/ad1891 是 至 是 使用 至 dramatically 向下-
样本 (i.e., 输出 样本 频率 是 更 更小的 比 输入
样本 频率), 这 输入 应当 是 sufficiently dithered 至
账户 为 这 限制的 的 这 输入 信号 带宽 (这个
减少 这 rms 水平的 的 这 输入 dither). 非 dither 是 inter-
nally 使用 或者 应用 至 这 音频的 数据 在 这 ad1890/ad1891
sampleports.
解耦 和 pcb 布局
这 ad1890/ad1891 asrcs 有 二 电源 (管脚 7 和 22)
和 二 地面 (管脚 8 和 21) 连接 至 降低 输出
切换 噪音 和 地面 bounce. [pins 14 和 27 是 actu-
ally 控制 输入, 和 应当 是 系 lo, 但是 需要 不 是
decoupled.] 这 插件 版本 places 这些 管脚 在 这 中心 的
这 设备 至 优化 切换 效能. 这 ad1890/
ad1891 应当 是 decoupled 和 二 高 质量 0.1
µ
f 或者
0.01
µ
f 陶瓷的 电容 (preferably 表面 挂载 碎片
电容, 预定的 至 它们的 低 电感), 一个 在 各自 v
DD
/
地 一双. 最好的 实践 pcb 布局 和 interconnect 手册-
线条 应当 是 followed. 这个 将 包含 terminating mclk
或者 这 位 clocks 如果 过度的 越过 或者 undershoot 是 evident
和 avoiding 并行的 pcb 查出 至 降低 数字的 串扰
在 clocks 和 控制 线条. 便条 那 插件 和 plcc
插座 减少 电的 效能 预定的 至 这 额外的 在-
ductance 它们 impose; 插座 应当 因此 是 使用 仅有的
当 必需的.
主控 时钟
使用 一个 16 mhz mclk, 这 名义上的 范围 的 样本 frequen-
cies 那 这 ad1890/ad1891 接受 是 从 8 khz 至 56 khz.
其它 样本 频率 范围 是 可能 用 成直线地 范围调整
这 mclk 频率. 为 例子, 一个 12 mhz mclk 将
yield 一个 样本 频率 范围 的 6 khz 至 42 khz, 和 一个
20 mhz mclk 将 yield 一个 样本 频率 范围 的
10 khz 至 70 khz. 这 近似的 相关的 upper bound
样本 频率 是 这 mclk 频率 分隔 用 286; 这
近似的 相关的 更小的 bound 样本 频率 是 这
mclk 频率 分隔 用 2000. 这 音频的 效能 将
不 降级 如果 这 样本 发生率 是 保持 在里面 这些
bounds. 这 ad1890/ad1891 sampleports 是 生产
测试 和 一个 20 mhz mclk. 便条 那 预定的 至 mclk-驱动
finite 寄存器 长度 constraints, 那里 是 一个 最小 输入
样本 频率 (l
R
_i). 这 容许的 输入 和 输出
样本 频率 范围 为 mclk 发生率 的 20 mhz,
16 mhz 和 12 mhz 是 显示 在 计算数量 9, 10 和 11.
: 点此下载
