ADP3412
–6–
rev. 0
theory 的 运作
这 adp3412 是 一个 双 场效应晶体管 驱动器 优化 为 驱动
二 n-频道 mosfets 在 一个 同步的 buck 转换器
topology. 一个 单独的 pwm 输入 信号 是 所有 那 是 必需的 至
合适的 驱动 这 高-一侧 和 这 低-一侧 fets. 各自 驱动器
是 有能力 的驱动 一个 3 nf 加载 和 仅有的 一个 20 ns 转变 时间.
一个 更多 详细地 描述 的 这 adp3412 和 它的 特性
跟随. 谈及 至 这 一般 应用 电路 在 图示 1.
低-一侧 驱动器
这 低-一侧 驱动器 是 设计 至 驱动 低-r
ds(在)
n-频道
mosfets. 这 最大 输出 阻抗 为 这 驱动器 是
5
Ω
为 两个都 sourcing 和 sinking 门 电流. 这 低 输出
阻抗 准许 这 驱动器 至 有 20 ns 上升 和 下降 时间 在
一个 3 nf 加载. 这 偏差 至 这 低-一侧 驱动器 是 内部 con-
nected 至 这 vcc 供应 和 pgnd.
这 驱动器
’
s 输出 是 180 degrees 输出 的 阶段 和 这 pwm
输入.
高-一侧 驱动器
这 高-一侧 驱动器 是 设计 至 驱动 一个 floating 低 r
ds(在)
n-频道 场效应晶体管. 这 最大 输出 阻抗 为 这
驱动器 是 5
Ω
为 两个都 sourcing和 sinking 门 电流. 这
低 输出 阻抗 准许 这 驱动器 至 有 20 ns 上升 和 下降
时间 在 一个 3 nf 加载. 这 偏差 电压 为 这 高-一侧 驱动器
是 开发 用 一个 外部 bootstrap 供应 电路, 这个 是
连接 在 这 bst 和 sw 管脚.
这 自举 电路 comprises 一个 二极管, d1, 和 自举
电容, c
BST
. 当 这 adp3412 是 开始 向上, 这 sw 管脚
是 在 地面, 所以 这 自举 电容 将 承担 向上 至 vcc
通过d1. 当 这 pwm 输入 变得 高, 这 高-一侧
驱动器 将 begin 至 转变 在 这 高-一侧 场效应晶体管, q1, 用
拉 承担 输出 的 c
BST
. 作 q1 转变 在, 这 sw 管脚 将
上升 向上 至 v
在
, forcing 这 bst 管脚 至 v
在
+ v
c(bst)
, 这个 是
足够的 门-至-源 电压 至 支撑 q1 在. 至 完全 这
循环, q1 是 切换 止 用 拉 这 门 向下 至 这 volt-
age 在 这 sw 管脚. 当 这 低-一侧 场效应晶体管, q2, 转变
在, 这 sw 管脚 是 牵引的 至 地面. 这个 准许 这 自举
电容 至 承担 向上 至 vcc 又一次. 这 高-一侧 驱动器
’
s
输出 是 在 阶段 和 这 pwm 输入.
overlap 保护 电路
这 overlap 保护 电路 (opc) 阻止 两个都 的 这
主要的 电源 switches, q1 和 q2, 从 正在 在 在 这 一样
时间. 这个 是 完毕 至 阻止 shoot-通过 电流 从 流动-
ing 通过 两个都 电源 switches 和 这 有关联的 losses 那
能 出现 在 它们的 在-止 transitions. 这 overlap pro-
tection 电路 accomplishes 这个 用 adaptively controlling 这
延迟 从 q1
’
s 转变 止 至 q2
’
s 转变 在, 和 用 externally
设置 这 延迟 从 q2
’
s 转变 止 至 q1
’
s 转变 在.
至 阻止 这 overlap 的 这 门 驱动 在 q1
’
s 转变 止
和 q2
’
s 转变 在, 这 overlap 电路 monitors 这 电压 在
这 sw 管脚. 当 这 pwm 输入 信号 变得 低, q1 将 begin
至 转变 止 (之后 一个 传播 延迟), 但是 在之前 q2 能 转变
在, 这 overlap 保护 电路 waits 为 这 电压 在 这 sw
管脚 至 下降 从 v
在
至 1 v. once 这 电压 在 这 sw 管脚 有
fallen 至 1 v, q2 将 begin 转变 在. 用 waiting 为 这 电压
在 这 sw 管脚 至 reach 1 v, 这 overlap 保护 电路 确保
那 q1 是 止 在之前 q2 转变 在, regardless 的变化 在
温度, 供应 电压, 门 承担, 和 驱动 电流.
至 阻止 这 overlap 的 这 门 驱动 在 q2
’
s 转变 止
和 q1
’
s 转变 在, 这 overlap 电路 提供 一个 可编程序的
延迟 那 是 设置 用 一个 电容 在 这 dly 管脚. 当 这 pwm
输入 信号 变得 高, q2 将 begin 至 转变 止 (之后 一个 propa-
gation 延迟), 但是 在之前 q1 能 转变 在 这 overlap 保护
电路 waits 为 这 电压 在 drvl 至 漏出 至 周围 10% 的
vcc. once 这 电压 在 drvl 有 reached 这 10% 要点,
这 overlap 保护 电路 将 wait 为 一个 20 ns 典型propa-
gation 延迟 加 一个 额外的延迟 为基础 在 这 外部
电容, c
DLY
. 这 延迟 电容 adds 一个 额外的 1 ns/pf
的 延迟. once 这 可编程序的 延迟 时期 有 expired, q1
将 begin 转变 在. 这 延迟 准许 时间 为 电流 至 com-
mutate 从 这 身体 二极管 的 q2 至 一个 外部 肖特基 二极管,
这个 准许 turnoff losses 至 是 减少. 虽然 不 作 fool-
proof 作 这 adaptive 延迟, 这 可编程序的 延迟 adds 一个
安全 余裕 至 账户 为 变化 在 大小, 门 承担, 和
内部的 延迟 的 这 外部 电源 mosfets.
应用 信息
供应 电容 选择
为 这 供应 输入 (vcc) 的 这 adp3412, 一个 local 绕过
电容 是 推荐 至 减少 这 噪音 和 至 供应 一些
的 这 顶峰 电流 描绘. 使用 一个 1
µ
f, 低 等效串联电阻 电容.
multilayer 陶瓷的 碎片 (mlcc) 电容 提供 这 最好的
结合体 的 低 等效串联电阻 和 小 大小 和 能 是 得到从
这 下列的 vendors:
Murata GRM235Y5V106Z16 www.murata.com
taiyo-
Yuden EMK325F106ZF www.t-yuden.com
Tokin C23Y5V1C106ZP www.tokin.com
保持 这 陶瓷的 电容 作 关闭 作 可能 至 这 adp3412.
自举 电路
这 自举 电路 使用 一个 承担 存储 电容 (c
BST
) 和
一个 肖特基 二极管, 作 显示 在 图示 1. 选择 的 这些 com-
ponents 能 是 完毕 之后 这 高-一侧 场效应晶体管 有 被
选择.
这 自举 电容 必须 有 一个 电压 比率 那 是 能
至 handle 这 最大 电池 电压 加 5 伏特. 一个 最小
50 v 比率 是 推荐. 这 电容 是 决定
使用 这 下列的 等式:
C
Q
V
BST
门
BST
=
∆
在哪里,
Q
门
是 这 总的 门 承担 的 这 高-一侧 场效应晶体管,
和
∆
V
BST
是 这 电压 droop 允许 在 这 高-一侧 场效应晶体管
驱动. 为 例子, 这 irf7811 有 一个 总的 门 承担 的 关于
20 nc. 为 一个 允许 droop 的 200 mv, 这 必需的激励-
strap 电容 是 100 nf. 一个 好的 质量 陶瓷的 电容
应当 是 使用.
一个 肖特基 二极管 是 推荐 为 这 自举 二极管 预定的
至 它的 低 向前 漏出, 这个 maximizes 这 驱动 有 为
这 高-一侧 场效应晶体管. 这 自举 二极管 必须 有 一个 迷你-
mum 40 v 比率 至 承受 这 最大 电池 电压
加 5 v. 这 平均 向前 电流 能 是 estimated 用:
最大值gatef(avg)
fQI
×≈
: 点此下载
