9397 750 14061 © koninklijke 飞利浦 electronics n.v. 2005. 所有 权利 保留.
产品 数据 薄板 rev. 02— 30 将 2005 7 的 49
飞利浦 半导体
lpc2210/2220
16/32-位 arm 微控制器 和 外部 记忆 接口
5.2 管脚 描述
表格 4: 管脚 描述
标识 管脚 (lqfp) 管脚 (tfbga) 类型 描述
p0.0 至 p0.31 i/o
端口 0:
端口 0 是 一个 32-位 双向的 i/o 端口 和 单独的
方向 控制 为 各自 位. 这 运作 的 端口 0 管脚
取决于 在之上 这 管脚 函数 选择 通过 这 管脚 连接
块.
管脚 26 和 31 的 端口 0 是 不 有.
p0.0/txd0/
PWM1
42
[1]
L4
[1]
O
txd0 —
传输者 输出 为 uart0.
O
pwm1 —
脉冲波 宽度 modulator 输出 1.
p0.1/rxd0/
pwm3/eint0
49
[2]
K6
[2]
I
rxd0 —
接受者 输入 为 uart0.
O
pwm3 —
脉冲波 宽度 modulator 输出 3.
I
eint0 —
外部 中断 0 输入
p0.2/scl/
cap0.0
50
[3]
L6
[3]
i/o
scl —
I
2
c-总线 时钟 输入/输出. 打开 流 输出 (为
I
2
c-总线 遵从).
I
cap0.0 —
俘获 输入 为 计时器 0, 频道 0.
p0.3/sda/
mat0.0/eint1
58
[3]
M8
[3]
i/o
sda —
I
2
c-总线 数据 输入/输出. 打开 流 输出 (为
I
2
c-总线 遵从).
O
mat0.0 —
相一致 输出 为 计时器 0, 频道 0.
I
eint1 —
外部 中断 1 输入.
p0.4/sck0/
cap0.1
59
[1]
L8
[1]
i/o
sck0 —
串行 时钟 为 spi0. spi 时钟 输出 从 主控
或者 输入 至 从动装置.
I
cap0.1 —
俘获 输入 为 计时器 0, 频道 1.
p0.5/miso0/
mat0.1
61
[1]
N9
[1]
i/o
miso0 —
主控 在 从动装置 输出 为 spi0. 数据 输入 至 spi
主控 或者 数据 输出 从 spi 从动装置.
O
mat0.1 —
相一致 输出 为 计时器 0, 频道 1.
p0.6/mosi0/
cap0.2
68
[1]
N11
[1]
i/o
mosi0 —
主控 输出 从动装置 在 为 spi0. 数据 输出 从 SPI
主控 或者 数据 输入 至 spi 从动装置.
I
cap0.2 —
俘获 输入 为 计时器 0, 频道 2.
p0.7/ssel0/
pwm2/eint2
69
[2]
M11
[2]
I
ssel0 —
从动装置 选择 为 spi0. 选择 这 spi 接口 作
一个 从动装置.
O
pwm2 —
脉冲波 宽度 modulator 输出 2.
I
eint2 —
外部 中断 2 输入.
p0.8/txd1/
PWM4
75
[1]
L12
[1]
O
txd1 —
传输者 输出 为 uart1.
O
pwm4 —
脉冲波 宽度 modulator 输出 4.
p0.9/rxd1/
pwm6/eint3
76
[2]
L13
[2]
I
rxd1 —
接受者 输入 为 uart1.
O
pwm6 —
脉冲波 宽度 modulator 输出 6.
I
eint3 —
外部 中断 3 输入.
p0.10/rts1/
cap1.0
78
[1]
K11
[1]
O
rts1 —
要求 至 send 输出 为 uart1.
I
cap1.0 —
俘获 输入 为 计时器 1, 频道 0.
p0.11/cts1/
cap1.1
83
[1]
J12
[1]
I
cts1 —
clear 至 send 输入 为 uart1.
I
cap1.1 —
俘获 输入 为 计时器 1, 频道 1.
p0.12/dsr1/
mat1.0
84
[1]
J13
[1]
I
dsr1 —
数据 设置 准备好 输入 为 uart1.
O
mat1.0 —
相一致 输出 为 计时器 1, 频道 0.
: 点此下载
