9397 750 14061 © koninklijke 飞利浦 electronics n.v. 2005. 所有 权利 保留.
产品 数据 薄板 rev. 02— 30 将 2005 8 的 49
飞利浦 半导体
lpc2210/2220
16/32-位 arm 微控制器 和 外部 记忆 接口
p0.13/dtr1/
mat1.1
85
[1]
H10
[1]
O
dtr1 —
数据 终端 准备好 输出 为 uart1.
O
mat1.1 —
相一致 输出 为 计时器 1, 频道 1.
p0.14/dcd1/
EINT1
92
[2]
G10
[2]
I
dcd1 —
数据 运输车 发现 输入 为 uart1.
I
eint1 —
外部 中断 1 输入.
便条: 低 在 这个 管脚 当
重置 是 低 forces 在-碎片
激励-loader 至 引领 在 控制 的 这 部分 之后 重置.
p0.15/ri1/
EINT2
99
[2]
E11
[2]
I
ri1 —
环绕 指示信号 输入 为 uart1.
I
eint2 —
外部 中断 2 输入.
p0.16/eint0/
mat0.2/cap0.2
100
[2]
E10
[2]
I
eint0 —
外部 中断 0 输入.
O
mat0.2 —
相一致 输出 为 计时器 0, 频道 2.
I
cap0.2 —
俘获 输入 为 计时器 0, 频道 2.
p0.17/cap1.2/
sck1/mat1.2
101
[1]
D13
[1]
I
cap1.2 —
俘获 输入 为 计时器 1, 频道 2.
i/o
sck1 —
串行 时钟 为 spi1/ssi/microwire.
spi/ssi/microwire 时钟 输出 从 主控 或者 输入 至 从动装置.
O
mat1.2 —
相一致 输出 为 计时器 1, 频道 2.
p0.18/cap1.3/
miso1/mat1.3
121
[1]
D8
[1]
I
cap1.3 —
俘获 输入 为 计时器 1, 频道 3.
i/o
miso1 —
主控 在 从动装置 输出 为 spi1. 数据 输入 至 spi
主控 或者 数据 输出 从 spi 从动装置.
O
mat1.3 —
相一致 输出 为 计时器 1, 频道 3.
p0.19/mat1.2/
mosi1/cap1.2
122
[1]
C8
[1]
O
mat1.2 —
相一致 输出 为 计时器 1, 频道 2.
i/o
mosi1 —
主控 输出 从动装置 在 为 spi1. 数据 输出 从 SPI
主控 或者 数据 输入 至 spi 从动装置.
•
spi 接口: mosi 线条.
•
ssi: dx/rx 线条 (spi1 作 一个 主控/从动装置).
•
microwire: 所以/si 线条 (spi1 作 一个 主控/从动装置).
I
cap1.2 —
俘获 输入 为 计时器 1, 频道 2.
p0.20/mat1.3/
ssel1/ eint3
123
[2]
B8
[2]
O
mat1.3 —
相一致 输出 为 计时器 1, 频道 3.
I
ssel1 —
从动装置 选择 为 spi1/microwire. 使用 至 选择 这
spi 或者 microwire 接口 作 一个 从动装置. 框架 同步
在 情况 的 4-线 ssi.
I
eint3 —
外部 中断 3 输入.
p0.21/pwm5/
cap1.3
4
[1]
C1
[1]
O
pwm5 —
脉冲波 宽度 modulator 输出 5.
I
cap1.3 —
俘获 输入 为 计时器 1, 频道 3.
p0.22/cap0.0/
mat0.0
5
[1]
D4
[1]
I
cap0.0 —
俘获 输入 为 计时器 0, 频道 0.
O
mat0.0 —
相一致 输出 为 计时器 0, 频道 0.
p0.23 6
[1]
D3
[1]
i/o 一般 目的 双向的 数字的 端口 仅有的.
p0.24 8
[1]
D1
[1]
i/o 一般 目的 双向的 数字的 端口 仅有的.
p0.25 21
[1]
H1
[1]
i/o 一般 目的 双向的 数字的 端口 仅有的.
p0.27/ain0/
cap0.1/mat0.1
23
[4]
H3
[4]
I
ain0 —
一个/d 转换器, 输入 0. 这个 相似物 输入 是 总是
连接 至 它的 管脚.
I
cap0.1 —
俘获 输入 为 计时器 0, 频道 1.
O
mat0.1 —
相一致 输出 为 计时器 0, 频道 1.
表格 4: 管脚 描述
…continued
标识 管脚 (lqfp) 管脚 (tfbga) 类型 描述