ATF1502AS
5
选项 是 选择 在 这 设计 源 文件. 当 使能,
这 设备 变得 在 电源 向下 当 也 pd1 或者 pd2
是 高. 在 这 电源 向下 模式, 所有 内部的 逻辑 信号
是 latched 和 使保持, 作 是 任何 使能 输出.
所有 管脚 transitions 是 ignored 直到 这 pd 管脚 是 brought
低. 当 这 电源 向下 特性 是 使能, 这 pd1 或者
pd2 管脚 不能 是 使用 作 一个 逻辑 输入 或者 输出. 如何-
总是, 这 管脚’s macrocell 将 安静的 是 使用 至 发生 bur-
ied foldback 和 cascade 逻辑 信号.
所有 电源-向下 交流 典型的 参数 是 com-
puted 从 外部 输入 或者 i/o 管脚, 和 减少 电源
位 转变 在. 为 macrocells 在 减少-电源 模式
(减少 电源 位 转变 在), 这 减少 电源 adder,
trpa, 必须 是 增加 至 这 交流 参数, 这个 包含
这 数据 paths t
LAD
, t
LAC
, t
IC
, t
ACL
, t
ACH
和 t
SEXP
.
这 atf1502as macrocell 也 有 一个 选项 凭此 这
电源 能 是 减少 在 一个 每 macrocell 基准. 用
enabling 这个 电源 向下 选项, macrocells 那 是 不
使用 在 一个 应用 能 是 转变 向下 因此 reduc-
ing 这 整体的 电源 消耗量 的 这 设备.
各自 输出 也 有 单独的 回转 比率 控制. 这个 将
是 使用 至 减少 系统 噪音 用 slowing 向下 输出
那 做 不 需要 至 运作 在 最大 速. 输出
default 至 慢 切换, 和 将 是 指定 作 快
切换 在 这 设计 文件.
设计 软件 支持
atf1502as 设计 是 supported 用 一些 第三 群
tools. automated fitters 准许 逻辑 综合 使用 一个 多样性
的 高 水平的 描述 languages 和 formats.
电源 向上 重置
这 atf1502as 有 一个 电源-向上 重置 选项 在 二 differ-
ent 电压 trip 水平 当 这 设备 是 正在 powered
向下. 在里面 这 fitter, 或者 在 一个 转换, 如果 这
“power-reset” 选项 是 转变 “on” (这个 是 这 default
选项), 这 trip 水平 在 电源 向上 或者 电源 向下 是 在
2.8v. 这 用户 能 改变 这个 default 选项 从 “on” 至
“off” (在里面 这 fitter 或者 具体说明 它 作 一个 转变 在 变换器-
sion). 当 这个 是 完毕, 这 电压 trip 水平的 在
电源-向下 改变 从 2.8v 至 0.7v. 这个 是 至 确保 一个
强健的 运行 环境.
这 寄存器 在 这 atf1502as 是 设计 至 重置 dur-
ing 电源 向上. 在 一个 要点 delayed slightly 从 v
CC
越过
vrst, 所有 寄存器 将 是 重置 至 这 低 状态. 这 输出
状态 将 取决于 在 这 极性 的 这 缓存区.
这个 特性 是 核心的 为 状态 机器 initialization. 如何-
总是, 预定的 至 这 异步的 nature 的 重置 和 这
uncertainty 的 如何 v
CC
的确 rises 在 这 系统, 这 fol-
lowing 情况 是 必需的:
1. 这 v
CC
上升 必须 是 monotonic,
2. 之后 重置 occurs, 所有 输入 和 反馈 建制
时间 必须 是 符合 在之前 驱动 这 时钟 管脚-
高, 和,
3. 这 时钟 必须 仍然是 稳固的 在 t
D
.
安全 fuse 用法
一个 单独的 fuse 是 提供 至 阻止 unauthorized copying
的 这 atf1502as fuse patterns. once 编写程序, fuse
核实 是 inhibited. 不管怎样, 这 16-位 用户 signature
仍然是 accessible.
程序编制
atf1502as 设备 是 在-系统 可编程序的 (isp)
设备 utilizing 这 4-管脚 jtag 协议. 这个 能力
排除 包装 处理 正常情况下 必需的 为 程序
和 facilitates 迅速 设计 iterations 和 地方 改变.
atmel 提供 isp 硬件 和 软件 至 准许 pro-
gramming 的 这 atf1502as 通过 这 pc. isp 是 执行
用 使用 也 一个 下载 缆索, 或者 一个 comparable 板
tester 或者 一个 简单的 微处理器 接口.
当 使用 这 isp 硬件 或者 s/w 至 程序 这
atf1502as 设备, 四 i/0 管脚 必须 是 保留 为 这
jtag 接口. 不管怎样, 这 逻辑 特性 这 macrocells
有关联的 和 这些 i/0 管脚 是 安静的 有 至 这
设计 为 burned 逻辑 功能.
至 facilitate isp 程序编制 用 这 automated 测试
设备 (ate) vendors. 串行 vector format (svf) files
能 是 创建 用 atmel 提供 软件 utilities.
atf1502as 设备 能 也 是 编写程序 使用 stan-
dard 3rd 群 programmers. 和 3rd 群 programmer
这 jtag isp 端口 能 是 无能 因此 准许 4 addi-
tional i/o 管脚 至 是 使用 为 逻辑.
联系 your local atmel representatives 或者 atmel pld
产品 为 详细信息.
isp 程序编制 保护
这 atf1502as 有 一个 特定的 特性 这个 locks 这
设备 和 阻止 这 输入 和 i/o 从 驱动 如果 这
程序编制 处理 是 interrupted 预定的 至 任何 reason. 这
输入 和 i/o default 至 高-z 状态 在 此类 一个 condi-
tion. 在 增加, 这 管脚 keeper 选项 preserves 这 previ-
ous 状态 的 这 输入 和 i/0 pms 在 程序编制.
所有 atf1502as 设备 是 initially 运输 在 这 erased
状态 因此 制造 它们 准备好 至 使用 为 isp.
便条: 为 更多 信息 谈及 至 这 “designing 为 在-sys-
tem programmability 和 atmel cplds” 应用
便条.
: 点此下载
