max1246/max1247
+2.7v, 低-电源, 4-频道,
串行 12-位 adcs 在 qsop-16
_______________________________________________________________________________________ 9
_______________详细地 描述
这 max1246/max1247 相似物-至-数字的 转换器
(adcs) 使用 一个 successive-approximation 转换
技巧 和 输入 追踪/支撑 (t/h) 电路系统 至 转变
一个 相似物 信号 至 一个 12-位 数字的 输出. 一个 有伸缩性的 seri-
al 接口 提供 容易 接口 至 微处理器
(µps). 图示 3 是 一个 块 图解 的 这 max1246/
max1247.
pseudo-差别的 输入
这 抽样 architecture 的 这 模数转换器’s 相似物 com-
parator 是 illustrated 在 这 相等的 输入 电路
(图示 4). 在 单独的-结束 模式, in+ 是 内部
切换 至 ch0–ch3, 和 在- 是 切换 至 com. 在
差别的 模式, in+ 和 在- 是 选择 从 二
pairs: ch0/ch1 和 ch2/ch3. 配置 这 途径
和 tables 2 和 3. 请 便条 那 这 代号 为
ch0–ch3 在 这 max1246/max1247 correspond 至 这
代号 为 ch2–ch5 在 这 第八-频道 (max146/
max147) 版本.
在 差别的 模式, 在- 和 in+ 是 内部 切换
至 也 的 这 相似物 输入. 这个 配置 是
pseudo-差别的 至 这 效应 那 仅有的 这 信号 在 in+
是 抽样. 这 返回 一侧 (在-) 必须 仍然是 稳固的 在里面
±0.5lsb (±0.1lsb 为 最好的 结果) 和 遵守 至 agnd
在 一个 转换. 至 accomplish 这个, 连接 一个 0.1µf
电容 从 在- (这 选择 相似物 输入) 至 agnd.
在 这 acquisition 间隔, 这 频道 选择
作 这 积极的 输入 (in+) charges 电容 c
支撑
.
这 acquisition 间隔 spans 三 sclk 循环 和
ends 在 这 下落 sclk 边缘 之后 这 last 位 的 这
输入 控制 文字 有 被 entered. 在 这 终止 的 这
acquisition 间隔, 这 t/h 转变 opens, retaining
承担 在 c
支撑
作 一个 样本 的 这 信号 在 in+.
这 转换 间隔 begins 和 这 输入 多路调制器
切换 c
支撑
从 这 积极的 输入 (in+) 至 这
负的 输入 (在-). 在 单独的-结束 模式, 在- 是 simply
com. 这个 unbalances node 零 在 这 比较器’s
输入. 这 电容的 dac adjusts 在 这 remainder
的 这 转换 循环 至 restore node 零 至 0v
在里面 这 限制 的 12-位 决议. 这个 action 是 equiv-
alent 至 transferring 一个 16pf x [(v
在
+
) - (v
在
-)] 承担
从 c
支撑
至 这 二进制的-weighted 电容的 dac,
这个 在 转变 形式 一个 数字的 描述 的 这 相似物
输入 信号.
追踪/支撑
这 t/h enters 它的 追踪 模式 在 这 下落 时钟
边缘 之后 这 fifth 位 的 这 8-位 控制 文字 有 被
shifted 在. 它 enters 它的 支撑 模式 在 这 下落 时钟
边缘 之后 这 eighth 位 的 这 控制 文字 有 被
shifted 在. 如果 这 转换器 是 设置 向上 为 单独的-结束
输入, 在- 是 连接 至 com, 和 这 转换器
样本 这 “+” 输入. 如果 这 转换器 是 设置 向上 为 dif-
ferential 输入, 在- connects 至 这 “-” 输入, 和 这
区别 的
|
in+ - 在-
|
是 抽样. 在 这 终止 的 这
转换, 这 积极的 输入 connects 后面的 至 in+,
和 c
支撑
charges 至 这 输入 信号.
这 时间 必需的 为 这 t/h 至 acquire 一个 输入 信号
是 一个 函数 的 如何 quickly 它的 输入 电容 是
charged. 如果 这 输入 信号’s 源 阻抗 是 高,
这 acquisition 时间 lengthens, 和 更多 时间 必须 是
输入
变换
寄存器
控制
逻辑
INT
时钟
输出
变换
寄存器
+1.21v
涉及
(max1246)
t/h
相似物
输入
MUX
12-位
SAR
模数转换器
在
DOUT
SSTRB
V
DD
DGND
AGND
SCLK
DIN
COM
REFADJ
VREF
输出
REF
时钟
+2.500v
20k
*A
≈
2.00 (max1247)
7
8
9
6
12
13
14
15
16
CH3
5
CH2
4
CH1
3
CH0
2
MAX1246
MAX1247
CS
SHDN
1
11
10
≈
2.06*
一个
图示 3. 块 图解
CH0
CH1
CH2
CH3
COM
C
转变
追踪
t/h
转变
R
在
9k
C
支撑
支撑
12-位 电容的 dac
VREF
零
比较器
–
+
16pF
单独的-结束 模式: in+ = ch0–ch3, 在- = com.
差别的 模式: in+ 和 在- 选择 从 pairs 的
ch0/ch1 和 ch2/ch3.
在 这 抽样 instant,
这 mux 输入 switches
从 这 选择 in+
频道 至 这 选择
在- 频道.
输入
MUX
图示 4. 相等的 输入 电路
: 点此下载
