首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1013908
 
资料名称:SY10E195JC
 
文件大小: 75K
   
说明
 
介绍:
PROGRAMMABLE DELAY CHIP
 
 


: 点此下载
  浏览型号SY10E195JC的Datasheet PDF文件第1页
1
浏览型号SY10E195JC的Datasheet PDF文件第2页
2
浏览型号SY10E195JC的Datasheet PDF文件第3页
3

4
浏览型号SY10E195JC的Datasheet PDF文件第5页
5
浏览型号SY10E195JC的Datasheet PDF文件第6页
6
浏览型号SY10E195JC的Datasheet PDF文件第7页
7
浏览型号SY10E195JC的Datasheet PDF文件第8页
8
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
4
ClockWorks™
SY10E195
SY100E195
Micrel
T
一个
= 0
°
CT
一个
= +25
°
CT
一个
= +85
°
C
标识 参数 最小值 典型值 最大值 最小值 典型值 最大值 最小值 典型值 最大值 单位 情况
t
PLH
传播 延迟 至 输出 ps
t
PHL
在 至 q; tap = 0 1210 1360 1510 1240 1390 1540 1440 1590 1765
en 至 q; tap = 0 1250 1450 1650 1275 1475 1675 1350 1650 1950
D
7
至 cascade 300 450 700 300 450 700 300 450 700
t
范围
可编程序的 范围 2000 2175 2050 2240 2375 2580 ps
t
PD
(最大值.) – t
PD
(最小值.)
t 步伐 延迟 ps 6
D
0
17 17.5 21
D
1
34 35 42
D
2
55 68 105 55 70 105 65 84 120
D
3
115 136 180 115 140 180 140 168 205
D
4
250 272 325 250 280 325 305 336 380
D
5
505 544 620 515 560 620 620 672 740
D
6
1000 1088 1190 1030 1120 1220 1240 1344 1450
Lin 线性 D
1
D
0
—D
1
D
0
—D
1
D
0
—— 7
t
skew
职责 循环 skew, t
PHL
–t
PLH
±
30
±
30
±
30 ps 1
t
S
设置-向上 时间 ps
d 至 len 200 0 200 0 200 0
d 至 在 800 800 800 2
en 至 在 200 200 200 3
t
H
支撑 时间 ps
len 至 d 500 250 500 250 500 250
t
R
释放 时间 ps
en 至 在 300 300 300 5
设置 最大值 至 len 800 800 800
设置 最小值 至 len 800 800 800
t
jit
Jitter <5 <5 <5 ps 8
t
r
上升/下降 时间 ps
t
f
20–80% (q) 125 225 325 125 225 325 125 225 325
20–80% (cascade) 300 450 650 300 450 650 300 450 650
注释:
2. 职责 循环 skew 有保证的 仅有的 为 差别的 运作 量过的 从 这 交叉 要点 的 这 输入 至 这 交叉 要点 的 这 输出.
3. 这个 设置-向上 时间 定义 这 数量 的 时间 较早的 至 这 输入 信号 这 延迟 tap 的 这 设备 必须 是 设置.
4. 这个 设置-向上 时间 是 这 最小 时间 那 en 必须 是 asserted 较早的 至 这 next 转变 的 在/在 至 阻止 一个 输出 回馈 更好 比
±
75mv 至
那 在/在 转变.
5. 这个 支撑 时间 是 这 最小 时间 那 en 必须 仍然是 asserted 之后 一个 负的 going 在 或者 积极的 going 在 至 阻止 一个 输出 回馈 更好 比
±
75mv 至 那 在/在 转变.
6. 这个 释放 时间 是 这 最小 时间 那 en 必须 是 deasserted 较早的 至 这 next 在/在 转变 至 确保 一个 输出 回馈 那 满足 这 指定
在 至 q 传播 延迟 和 转变 时间.
7. 规格 限制 代表 这 数量 的 延迟 增加 和 这 assertion 的 各自 单独的 延迟 控制 管脚. 这 各种各样的 结合体 的 asserted 延迟
控制 输入 将 典型地 realize d
0
决议 步伐 横过 这 指定 可编程序的 范围.
8. 这 线性 规格 guarantees 至 这个 延迟 控制 输入 这 可编程序的 步伐 将 是 monotonic (i.e. 增加 延迟 步伐 为 增加
二进制的 counts 在 这 控制 输入 d
n
). 典型地, 这 设备 将 是 monotonic 至 这 d
0
输入, 不管怎样, 下面 worst 情况 情况 和 处理 变化,
延迟 可以 decrease slightly 和 增加 二进制的 counts 当 这 d
0
输入 是 这 lsb. 和 这 d
1
输入 作 这 lsb, 这 设备 是 有保证的 至 是
monotonic 在 所有 指定 自然环境的 情况 和 处理 变化.
9. 这 jitter 的 这 设备 是 较少 比 what 能 是 量过的 没有 resorting 至 非常 tedious 和 specialized 度量 techniques.
V
EE
= v
EE
(最小值.) 至 v
EE
(最大值.); v
CC
= 地
交流 电的 特性
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com