______________________________________________________________管脚 描述
max1202/max1203
5v, 8-频道, 串行, 12-位 adcs
和 3v 数字的 接口
8 _______________________________________________________________________________________
-1.0
-0.8
-0.6
-0.4
0
integral 非线性
vs. 数字的
1.0
0.4
0.6
0.8
max1202 toc09
数字的 代号
inl (lsb)
3000
0
-0.2
750 1500 2250
0.2
3750
4500
-120
0
fft plot
20
max1202 toc10
频率 (khz)
振幅 (db)
-20
-40
-60
-80
-100
33.25
0
66.50
V
SS
= -5v
____________________________典型 运行 特性 (持续)
(v
DD
= 5v ±5%; vl = 2.7v 至 3.6v; v
SS
= 0v; f
SCLK
= 2.0mhz, 外部 时钟 (50% 职责 循环); 15 clocks/转换 循环
(133ksps); max1202—4.7µf 电容 在 ref 管脚; max1203—external 涉及, v
REF
= 4.096v 应用 至 ref 管脚; t
一个
= +25°c;
除非 否则 指出.)
串行-strobe 输出. 在 内部的 时钟 模式, sstrb 变得 低 当 这 max1202/max1203 begin
这 相似物-至-数字的 转换, 和 变得 高 当 这 转换 是 finished. 在 外部 时钟
模式, sstrb 脉冲 高 为 一个 时钟 时期 在之前 这 msb decision. 高 阻抗 当
CS
是 高 (外部 时钟 模式).
SSTRB16
串行-数据 输入. 数据 是 clocked 在 在 sclk’s rising 边缘.din17
起作用的-低 碎片 选择. 数据 是 不 clocked 在 din 除非
CS
是 低. 当
CS
是 高, dout 是
高 阻抗.
CS
18
串行-时钟 输入. sclk clocks 数据 在 和 输出 的 这 串行 接口. 在 外部 时钟 模式, sclk
也 sets 这 转换 速. (职责 循环 必须 是 40% 至 60% 在 外部 时钟 模式.)
SCLK19
积极的 供应 电压, +5v ±5%v
DD
20
输入 至 这 涉及-缓存区 放大器. 系 refadj 至 v
DD
至 使不能运转 这 涉及-缓存区 放大器.refadj12
地面; 在- 输入 为 单独的-结束 conversionsgnd13
供应 电压 为 数字的 输出 管脚. 电压 应用 至 vl 确定 这 积极的 输出 摆动 的
这 数字的 输出 (dout, sstrb). 2.7v
≤
VL
≤
5.25v.
VL14
串行-数据 输出. 数据 是 clocked 输出 在 sclk’s 下落 边缘. 高 阻抗 当
CS
是 高.
DOUT15
涉及-缓存区 输出/模数转换器 涉及 输入. 在 内部的 涉及 模式 (max1202 only), 这 refer-
ence 缓存区 提供 一个 4.096v 名义上的 输出, externally 可调整的 在 refadj. 在 外部 涉及
模式, 使不能运转 这 内部的 缓存区 用 拉 refadj 至 v
dd.
REF11
三-水平的 关闭 输入. 拉
SHDN
低 shuts 这 max1202/max1203 向下 至 10µa (最大值)
供应 电流; 否则, 这 max1202/max1203 是 全部地 运算的. 拉
SHDN
至 v
DD
puts 这
涉及-缓存区 放大器 在 内部的 补偿 模式. letting
SHDN
float puts 这 涉及-
缓存区 放大器 在 外部 补偿 模式.
SHDN
10
管脚
负的 供应 电压. 系 v
SS
至 -5v ±5% 或者 至 地.v
SS
9
抽样 相似物 inputsch0–ch71–8
FUNCTIONNAME
: 点此下载
