max1202/max1203
5v, 8-频道, 串行, 12-位 adcs
和 3v 数字的 接口
_______________________________________________________________________________________ 9
_______________详细地 描述
这 max1202/max1203 相似物-至-数字的 转换器
(adcs) 使用 一个 successive-approximation 转换
技巧 和 输入 追踪/支撑 (t/h) 电路系统 至 转变
一个 相似物 信号 至 一个 12-位 数字的 输出. 一个 有伸缩性的 ser-
ial 接口 提供 容易 接口 至 3v microproces-
sors (µps). 图示 3 是 这 max1202/max1203 块
图解.
pseudo-差别的 输入
图示 4 显示 这 模数转换器’s 相似物 比较器’s sam-
pling architecture. 在 单独的-结束 模式, in+ 是 inter-
nally 切换 至 ch0–ch7 和 在- 是 切换 至
地. 在 差别的 模式, in+ 和 在- 是 选择
从 pairs 的 ch0/ch1, ch2/ch3, ch4/ch5, 和
ch6/ch7. 配置 这 途径 使用 tables 3
和 4.
在 差别的 模式, 在- 和 in+ 是 内部 切换
至 也 的 这 相似物 输入. 这个 配置 是
pseudo-差别的 此类 那 仅有的 这 信号 在 in+ 是
抽样. 这 返回 一侧 (在-) 必须 仍然是 稳固的 (typi-
cally 在里面 ±0.5lsb, 在里面 ±0.1lsb 为 最好的 结果)
和 遵守 至 地 在 一个 转换. 至 做 这个,
连接 一个 0.1µf 电容 从 在- (的 这 选择
相似物 输入) 至 地.
在 这 acquisition 间隔, 这 频道 选择 作
这 积极的 输入 (in+) charges 电容 c
支撑
. 这
acquisition 间隔 spans 三 sclk 循环 和 ends
在 这 下落 sclk 边缘 之后 这 输入 控制 文字’s
last 位 是 entered. 这 t/h 转变 opens 在 这 终止 的
这 acquisition 间隔, retaining 承担 在 c
支撑
作 一个
样本 的 这 信号 在 in+.
这 转换 间隔 begins 和 这 输入 multiplex-
er 切换 c
支撑
从 这 积极的 输入 (in+) 至 这
负的 输入 (在-). 在 单独的-结束 模式, 在- 是 sim-
ply 地. 这个 unbalances node 零 在 这 compara-
tor’s 输入. 这 电容的 dac adjusts 在 这
remainder 的 这 转换 循环 至 restore node
零 至 0v 在里面 这 限制 的 12-位 决议.
这个 action 是 相等的 至 transferring 一个 承担 的
16pf x [(v
在
+) - (v
在
-)] 从 c
支撑
至 这 二进制的-
weighted 电容的 dac, 这个 在 转变 形式 一个 数字的
描述 的 这 相似物 输入 信号.
图示 1. 加载 电路 为 使能 时间
图示 2. 加载 电路 为 使不能运转 时间
图示 3. 块 图解
+3.3v
3k
C
加载
地
DOUT
C
加载
地
3k
DOUT
一个. 高-z 至 v
OH
和 v
OL
至 v
OH
b. 高-z 至 v
OL
和 v
OH
至 v
OL
+3.3v
3k
C
加载
地
DOUT
C
加载
地
3k
DOUT
一个. v
OH
至 高-z
b. v
OL
至 高-z
输入
变换
寄存器
控制
逻辑
INT
时钟
输出
变换
寄存器
+2.44v
涉及
t/h
相似物
输入
MUX
12-位
SAR
模数转换器
在
DOUT
SSTRB
V
DD
VL
V
SS
SCLK
DIN
CH0
CH1
CH3
CH2
CH7
CH6
CH5
CH4
地
REFADJ
REF
输出
REF
时钟
+4.096v
20k
≈
1.68
1
2
3
4
5
6
7
8
10
11
12
13
15
16
17
18
19
MAX1202
MAX1203
(max1202)
CS
SHDN
一个
20
14
9
: 点此下载
