MC145480
MOTOROLA
5
比较器至 执行 一个 successive–approximation con-
版本 algorithm. 所有 的 这 相似物 电路系统 involved 在 这
数据转换 (这 电压 涉及, rdac, cdac, 和
比较器) 是 执行 和 一个 差别的 architecture.
这receive 部分 包含 这 dac 描述 在之上, 一个
样本和 支撑 放大器, 一个 5–pole, 3400hz 切换 ca-
pacitorlow–pass 过滤 和 sinx/x 纠正, 和 一个 2–pole
起作用的smoothing 过滤 至 减少 这 谱的 组件 的
这 切换 电容 过滤. 这 输出 的 这 smoothing fil-
ter是 buffered 用 一个 放大器, 这个 是 输出 在 这 ro+ 和
RO–管脚. 这些 输出 是 有能力 的 驱动 一个4 k
Ω
加载
differentially或者 一个 2 k
Ω
加载 至 这 v
AG
管脚. 这 mc145480
也有 一个 一双 的 电源 放大器 那 是 连接 在 一个
push–pull配置. 这 pi 管脚 是 这 反相的 输入至
这po– 电源 放大器.这 non–inverting 输入 是 内部
系 至 这 v
AG
管脚. 这个 准许 这个放大器至 是 使用 在 一个
反相的增益 电路 和二 外部 电阻器. 这 po+
放大器h作一个 gain of minus one, 一个nd is internally c在-
nected 至 这 po– 输出. 这个 完全 电源 放大器 cir-
cuit 是 一个 差别的 (push–pull) 放大器 和 可调整的 增益
那is capable of driving 一个 300
Ω
load to +12 dBm. the
电源放大器 将 是powered 向下 independently 的 这
rest 的 这 碎片 用 连接 这 pi 管脚 至 v
DD
.
POWER–DOWN
那里是 二 方法 的 putting 这个 设备 在 一个 低
电源消耗量 模式, 这个 制造 这 设备nonfunc-
tional和 消费 virtually 非 电源. pdi
是 这 power–
向下input pin which, whentaken low, powers down the
设备.另一 方法 至 电源这 设备 向下 是 至 支撑 两个都
这 fst 和 fsr 管脚 低. 当 这 碎片 是 powered 向下,
这V
AG
, tg, ro+, ro–, po+, po–, 和 dt 输出 是 高
阻抗.To 返回这 碎片 至 这 power–up 状态, pdi
必须是 高 和 也 这 fst 或者 这 fsr框架 同步 脉冲波
必须 是 呈现. 这dt 输出 将 仍然是 在 一个 high–imped-
ance 状态 为 在 least 二 fst 脉冲 之后 power–up.
主控 时钟
自从这个 codec–filter 设计有 一个 单独的 dac architec-
ture,这 mclk 管脚 是 使用 作 这 主控 时钟 为 所有 相似物
信号processing including 一个nalog–to–digital conversion,
digital–to–analog转换, 和为 transmit 和 receive fil-
tering 功能 的 这个 设备. 这 时钟 频率 应用 至
theMCLk pin m一个ybe 256 kHz, 512 kHz, 1.536 mHz,
1.544 mhz,2.048 mhz, 2.56 mhz, 或者 4.096 mhz. 这个 de-
恶行有 一个 预分频器 那 automatically 确定 这 恰当的
分隔比率 至 使用 为 这 mclk 输入, 这个 achieves 这 re-
quired256 khz 内部的 sequencing 时钟. 这 clockingre-
quirements的 这 mclk 输入 是 独立 的 这 pcm
数据transfer mode (i.e., l在g f内存e sync, shortFrame
同步, idl 模式, 或者 gci 模式).
数字的 i/o
这mc145480 是 管脚 可选择的 为 mu–law 或者 a–law.
表格1 显示 这 8–bit 数据 文字 format 为 积极的 和
负的零 和 全部 规模 为 两个都 companding schemes
(看Tables 3和 4 在 这 终止 的 这个 文档 为 一个 com-
pletepcm 文字 转换 表格). t能 非 tag 显示 这
序列 的 第八 pcm words 为 两个都 mu–law 和 a–law 那
correspond至 一个 数字的 milliwatt. 这 数字的 mw 是 这 1 khz
校准信号 reconstructed 用 这 dac 那 定义 这
绝对增益或者 0 dbm0 transmission 水平的 要点 (tlp) 的
这dac. 这 0 dbm0 水平的 为 mu–law 是 3.17 db 在下 这
最大水平的 为 一个 unclipped声调 信号. 这 0 dbm0
水平的为 a–law 是 3.14 db 在下 这 最大 水平的 为 一个
unclipped声调 信号. 这 定时 为 这 pcm 数据 转移 是
独立的 这 companding scheme 选择. 谈及 至
图示 非Tag 为 一个 summary 和 comparison 的 这 四
pcm 数据 接口 模式 的 这个 设备.
表格 1. pcm 代号 为 零 和 全部 规模
水平的
Mu–Law A–Law
水平的
sign 位 chord 位 步伐 位 sign 位 chord 位 步伐 位
+ 全部 规模 1 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0
+ 零 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1
– 零 0 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1
– 全部 规模 0 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0
表格 2. pcm 代号 为 数字的 mw
阶段
Mu–Law A–Law
阶段
sign 位 chord 位 步伐 位 sign 位 chord 位 步伐 位
π
/8 0 0 0 1 1 1 1 0 0 0 1 1 0 1 0 0
3
π
/8 0 0 0 0 1 0 1 1 0 0 1 0 0 0 0 1
5
π
/8 0 0 0 0 1 0 1 1 0 0 1 0 0 0 0 1
7
π
/8 0 0 0 1 1 1 1 0 0 0 1 1 0 1 0 0
9
π
/8 1 0 0 1 1 1 1 0 1 0 1 1 0 1 0 0
11
π
/8 1 0 0 0 1 0 1 1 1 0 1 0 0 0 0 1
13
π
/8 1 0 0 0 1 0 1 1 1 0 1 0 0 0 0 1
15
π
/8 1 0 0 1 1 1 1 0 1 0 1 1 0 1 0 0
: 点此下载
