MC145480
MOTOROLA
8
FSR管脚 控制 whether 这 b1 频道 或者 这 b2 频道
是使用 为 两个都 transmit 和receive pcm 数据 文字 trans-
fers.当 这 fsr 管脚是 低, 这 transmit 和 receive pcm
words是 transferred 在 这 b1 频道, 和为 fsr 高
这b2 频道 是 选择. 这 开始 的 这 b2 频道 是 ten
idl clk 循环 之后 这 开始 的 这 b1 频道.
这 idl 同步 (fst, 管脚 14) 是 这 输入 为 这 idl 框架
同步signal.The signal 一个t this pin is nominally
高为 一个 循环 的 这 idl 时钟 信号 和 是 rising 边缘
排整齐和 这 idl 时钟 信号. (谈及 至 图示 4 和 这
idl timing 规格 为 更多 详细信息.) 这个 事件 identi-
fies 这 beginning 的 这 idl 框架. 这 频率 的 这IDL
同步 信号 是 8 khz. 这 rising 边缘 的 这 idl 同步(fst)
应当be 一个ligned 一个pproximately w它h the rising edge of
mclk.mclk 必须 是 一个 的 这时钟 发生率 指定
在这 数字的 切换 特性 表格, 和 是 典型地
系 至 idl clk (bclkt).
这 idl clk (bclkt, 管脚 12) 是 这 输入 为 这 pcm
数据 时钟. 所有 idl pcm transfers 和 数据 控制 sequenc-
ing 是 控制 用 这个 时钟 下列的 这 idl 同步. 这个
管脚accepts 一个 idl 数据 时钟 频率 的 256khz 至 4.096
mhz.
这 idl tx (dt, 管脚 13) 是 这 输出 为 这 transmitPCM
数据文字. 数据 位 是输出 为 这 b1 频道 在 se-
quentialrising edges 的 这 idl clk 信号 beginning之后
这idl 同步 脉冲波. 如果 这 b2 频道 是 选择, 然后 这
PCMw或者d transfer starts on the eleventh iDl cLk rising
边缘之后 这 idl 同步 脉冲波. 这 idl tx管脚 将 仍然是
低阻抗 为 这 持续时间 的 这 pcm 文字 直到 这
LSB之后 这 下落 边缘 的 idl clk. 这 idl tx 管脚 将 re-
主要的在 一个 高 阻抗 状态 当不 outputting pcm
数据 或者 当 一个 有效的 idl 同步 信号 是 missing.
这 idl rx (dr, 管脚 8) 是 这 输入 为 这 receive pcm
数据文字. 数据 位 是 输入 为 这 b1 频道 在 sequen-
tial下落 edges 的 这 idl clk 信号beginning 之后 这
IDL同步 脉冲波. 如果 这 b2 频道 是 选择, 然后 这 pcm
文字是 latched 在 开始 在 这 eleventh idl clk 下落
边缘 之后 这 idl 同步 脉冲波.
一般 电路 接口 (gci)
这一般 电路 接口 (gci) 是 这 第二 的 二
标准同步的 2b+d isdn 定时 接口 模式
和这个 这个 设备是 兼容. 在 这 gci 模式, 这
设备c一个communicate in either of the two 64 kbps b–
途径.(谈及 至图示 2d 为 样本 定时.) 这 gci
模式是 选择 当 这 bclkr 管脚 是 使保持 低 为 二 或者
更多fst (fsc)rising edges. 这 数字的 管脚 那 控制
这transmit 一个nd receivePCm w或者d transfers 一个re repro-
grammed至 accommodate 这个 模式. 这管脚 影响 是
fst,fsr, bclkt, dt, 和 dr. 这 gci 接口 组成
的 四 管脚: fsc (fst),DCL(bclkt), d
输出
(dt), 和 d
在
(dr).这 gci 接口 模式 提供 进入 至 两个都 这
transmit和 receive pcm数据 words 和 一般 控制
clocks的 fsc (框架 同步 时钟) 和 dcl(数据
时钟).在 这个 模式, 这 fsr 管脚 控制whether 这 b1
频道或者 这 b2 频道 是 使用 为 两个都transmit 和 re-
ceivepcm 数据 文字 transfers. 当 这 fsr 管脚 是 低, 这
transmit和 receive pcm words 是 transferred 在 这 b1
频道,和 为 fsr 高 这 b2 频道 是 选择. 这
开始的 这 b2 频道 是 16 dcl 循环 之后 这 开始 的 这
b1 频道.
这 fsc (fst, 管脚 14) 是 这 输入 为 这gci 框架 syn-
chronization信号. 这 信号 在 这个 管脚 是 nominallyrising
边缘排整齐 和 这 dcl 时钟信号. (谈及 至 图示 6
和the gCi timing specifications f或者m或者e details.) this
事件identifies 这 beginning 的 这 gci 框架. 这 frequen-
cy的 这 fsc 同步 信号 是 8 khz. 这rising
边缘的 这 fsc (fst) 应当 是 排整齐 大概 和
这 rising边缘 的 mclk. mclk 必须 是 一个 的 这 时钟 fre-
quencies指定 在 这 数字的 切换 特性
表格, 和 是 典型地 系 至 dcl (bclkt).
这dcl (bclkt, 管脚 12) 是 这输入 为 这 时钟 那
控制这 pcm 数据 transfers. 这 时钟 应用 在 这
DCL输入 是 两次 这 真实的 pcm 数据 比率. 这 gci 框架
begins和 这 logical 和 的 这 fsc 和 这 dcl. 这个
事件 initiates 这 pcm 数据 文字 transfers 为 两个都 transmit
和receive. 这个 管脚 accepts 一个 gci 数据 时钟 频率 的
512 khzto 6.176 mHz for pCm d在一个 rates of 256 kHz to
3.088 mhz.
这gci d
输出
(dt, 管脚13) 是 这 输出 为 这 transmit
PCM数据 文字. 数据 位是 输出 为 这 b1 频道 在
alternaterising edges 的 这 dcl 时钟 信号, beginning 和
这fsc 脉冲波. 如果 这 b2 频道 是 选择, 然后 这PCM
文字转移 开始 在 这 seventeenth dcl rising 边缘之后
这fsc rising 边缘. 这 d
输出
管脚 将 仍然是 低 阻抗
为15–1/2 dcl 时钟 循环. 这 d
输出
管脚 变为 高
阻抗之后 这 第二 下落 边缘 的 这 dcl 时钟
在 这 lsb 的 这 pcm 文字. 这 d
输出
管脚 将 仍然是 在
一个high–impedance 状态 当 不 outputting pcm 数据 或者
当 一个 有效的 fsc 信号 是 missing.
这 d
在
(dr, 管脚 8) 是 这 输入 为 这receive pcm 数据
文字.数据 位 是 latched 在 为 这 b1 频道 在 alternate
risingedges 的 这 dcl 时钟 信号, beginning 和 这se-
cond dcl 时钟 之后 这 rising 边缘 的 这 fsc 脉冲波. 如果 这
B2频道 是 选择 然后 这 pcm 文字 是 latched 在 开始-
ing在 这 eighteenth dcl rising 边缘 之后 这 fsc rising
边缘.
打印 电路 板 布局
仔细考虑
这 mc145480是 制造的 使用 high–speed cmos
VLSItechnology toimplement the complex 一个nalog signal
处理功能 的 一个 pcm codec–filter. 这 fully–differ-
ential相似物 电路 设计 技巧 使用 为 这个 设备
结果 在更好的 效能 为 这 切换 电容 fil-
ters,这 analog–to–digital 转换器 (模数转换器) 和 这 digital–
to–analog转换器 (dac). 特定的 注意 是 给 至
这设计 的 这个 设备 至 减少 这 sensitivities 的 噪音,
包含电源 供应 拒绝 和 susceptibility 至 无线电
频率噪音. 这个 特定的 注意 至设计 包含 一个
fifth顺序 low–pass 过滤, followed 用 一个 第三 顺序 high–pass
过滤谁的 输出 是 转变 至 一个 数字的 信号 和更好
比75 db 的 动态 范围,所有 运行 在 一个 单独的 5 v
电源供应. 这个 结果 在 一个 mu–law lsb 大小 为 小
音频的信号 的 关于 386
µ
v.这 典型 空闲 频道 噪音
水平的的 这个 设备 是 较少比 一个 lsb. 在 增加 至 这
动态 范围 的 这 codec–filter 函数 的 这个 设备, 这
输入gain–setting 运算 放大 有 这 能力 的 更好 比
35 db 的 增益 将 为 一个 electret microphone 接口.
这个设备 是 设计 为 使容易 的 implementation, 但是
预定的至 这大 动态 范围 和 这 嘈杂的 nature 的 这
环境for this device (数字的switches, radio tele-
phones,dsp front–end,等.) 特定的 小心 必须 是 带去 至
使确信 最佳的 相似物 传递 效能.
: 点此下载
