MC145484
MOTOROLA
5
函数的 描述
相似物 接口 和 信号 path
这 transmit portion 的 这个 设备 包含 一个 low–noise,
three–terminal 运算 放大 有能力 的 驱动 一个 2 k
Ω
加载. 这个
运算 放大 有 输入 的 ti+ (管脚 19) 和 ti– (管脚 18) 和 它的
输出 是 tg (管脚 17). 这个 运算 放大 是 将 至 是 confi-
gured 在 一个 反相的 增益 电路. 这 相似物 信号 将 是
应用 直接地 至 这 tg 管脚 如果 这个 transmit 运算 放大 是 inde-
pendently powered 向下 用 连接 这 ti+ 输入 至 这
V
DD
电源 供应. 这 tg 管脚 变为 高 阻抗
当 这 transmit 运算 放大 是 powered 向下. 这 tg 管脚 是
内部 连接 至 一个 3–pole anti–aliasing pre–filter. 这个
pre–filter 包含 一个 2–pole butterworth 起作用的 low–pass
过滤, followed 用 一个 单独的 被动的 柱子. 这个 pre–filter 是 fol-
lowed 用 一个 single–ended 至 差别的 转换器 那 是
clocked 在 512 khz. 所有 subsequent 相似物 处理 uti-
lizes fully–differential 电路系统. 这 next 部分 是 一个 fully–dif-
ferential, 5–pole switched–capacitor low–pass 过滤 和 一个
3.4 khz 频率 截止. 之后 这个 过滤 是 一个 3–pole
switched–capacitor high–pass 过滤 having 一个 截止 fre-
quency 的 关于 200 hz. 这个 high–pass 平台 有 一个 trans-
使命 零 在 直流 那 排除 任何 直流 coming 从 这
相似物 输入 或者 从 accumulated 运算 放大 补偿 在 这 前-
ceding 过滤 stages. 这 last 平台 的 这 high–pass 过滤 是
一个 autozeroed 样本 和 支撑 放大器.
一个 bandgap 电压 涉及 发生器 和 digital–to–
相似物 转换器 (dac) 是 shared 用 这 transmit 和 re-
ceive sections. 这 autozeroed, switched–capacitor
bandgap 涉及 发生 准确的 积极的 和 负的
涉及 电压 那 是 virtually 独立 的 tempera-
ture 和 电源 供应 电压. 一个 binary–weighted 电容
排列 (cdac) 形式 这 chords 的 这 companding 结构,
当 一个 电阻 string (rdac) 实现 这 直线的 步伐
在里面 各自 chord. 这 encode 处理 使用 这 dac, 这
电压 涉及, 和 一个 frame–by–frame autozeroed
比较器 至 执行 一个 successive–approximation con-
版本 algorithm. 所有 的 这 相似物 电路系统 involved 在 这
数据 转换 (这 电压 涉及, rdac, cdac, 和
比较器) 是 执行 和 一个 差别的 architecture.
这 receive 部分 包含 这 dac 描述 在之上, 一个
样本 和 支撑 放大器, 一个 5–pole, 3400 hz 切换 ca-
pacitor low–pass 过滤 和 sinx/x 纠正, 和 一个 2–pole
起作用的 smoothing 过滤 至 减少 这 谱的 组件 的
这 切换 电容 过滤. 这 输出 的 这 smoothing fil-
ter 是 缓冲 用 一个 放大器, 这个 是 输出 在 这 ro– 管脚.
这个 输出 是 有能力 的 驱动 一个 2 k
Ω
加载 至 这 v
AG
管脚.
这 mc145484 也 有 一个 一双 的 电源 放大器 那 是
连接 在 一个 push–pull 配置. 这 pi 管脚 是 这 在-
verting 输入 至 这 po– 电源 放大器. 这 non–inverting
输入 是 内部 系 至 这 v
AG
管脚. 这个 准许 这个 放大器
至 是 使用 在 一个 反相的 增益 电路 和 二 外部 resis-
tors. 这 po+ 一个mplifier有 一个 增益 的 minus 一个, 和 是 在-
ternally 连接 至 这 po– 输出. 这个 完全 电源
放大器 电路 是 一个 差别的 (push–pull) 放大器 和 ad-
justable 增益 那 是 有能力 的 驱动 一个 300
Ω
加载 至
+ 12 dbm. 这 电源 放大器 将 是 powered 向下 inde-
pendently 的 这 rest 的 这 碎片 用 连接 这 pi 管脚 至
V
DD
.
POWER–DOWN
那里 是 二 方法 的 putting 这个 设备 在 一个 低
电源 消耗量 模式, 这个 制造 这 设备 nonfunc-
tional 和 消费 virtually 非 电源. pdi
是 这 power–
向下 输入 管脚 这个, 当 带去 低, powers 向下 这
设备. 另一 方法 至 电源 这 设备 向下 是 至 支撑 两个都
这 fst 和 fsr 管脚 低 当 这 bclkt 和 mclk 管脚
是 clocked. 当 这 碎片 是 powered 向下, 这 v
AG
, tg,
ro–, po+, po–, 和 dt 输出 是 高 阻抗 和
这 v
AG
ref 管脚 是 牵引的 至 这 v
DD
电源 供应 和 一个 non–
直线的, high–impedance 电路. 至 返回 这 碎片 至 这 pow-
er–up 状态, pdi
必须 是 高 和 这 fst 框架 同步 脉冲波
必须 是 呈现 当 这 bclkt 和 mclk 管脚 是
clocked. 这 dt 输出 将 仍然是 在 一个 high–impedance
状态 为 在 least 二 8 khz fst 脉冲 之后 power–up.
主控 时钟
自从 这个 codec–filter 设计 有 一个 单独的 dac architec-
ture, 这 mclk 管脚 是 使用 作 这 主控 时钟 为 所有 相似物
信号 处理 包含 analog–to–digital 转换,
digital–to–analog 转换, 和 为 transmit 和 receive fil-
tering 功能 的 这个 设备. 这 时钟 频率 应用 至
这 mclk 管脚 将 是 256 khz, 512 khz, 1.536 mhz,
1.544 mhz, 2.048 mhz, 2.56 mhz, 或者 4.096 mhz. 这个 de-
恶行 有 一个 预分频器 那 automatically 确定 这 恰当的
分隔 比率 至 使用 为 这 mclk 输入, 这个 achieves 这 re-
quired 256 khz 内部的 sequencing 时钟. 这 clocking re-
quirements 的 这 mclk 输入 是 独立 的 这 pcm
数据 转移 模式 (i.e., 长 框架 同步, 短的 框架
同步, idl 模式, 或者 gci 模式).
数字的 i/o
这 mc145484 是 管脚 可选择的 为 mu–law 或者 a–law.
表格 1 显示 这 8–bit 数据 文字 format 为 积极的 和
负的 零 和 全部 规模 为 两个都 companding schemes.
表格 2 显示 这 序列 的 第八 pcm words 为 两个都 mu–
law 和 a–law 那 correspond 至 一个 数字的 milliwatt. 这
数字的 mw 是 这 1 khz 校准 信号 reconstructed 用
这 dac 那 定义 这 绝对 增益 或者 0 dbm0 transmis-
sion 水平的 要点 (tlp) 的 这 dac. 这 定时 为 这 pcm
数据 转移 是 独立 的 这 companding scheme se-
lected. 谈及 至 图示 2 为 一个 summary 和 comparison 的
这 四 pcm 数据 接口 模式 的 这个 设备.
: 点此下载
