MC145484
MOTOROLA
9
fsr 管脚 控制 whether 这 b1 频道 或者 这 b2 频道
是 使用 为 两个都 transmit 和 receive pcm 数据 文字 trans-
fers. 当 这 fsr 管脚 是 低, 这 transmit 和 receive pcm
words 是 transferred 在 这 b1 频道, 和 为 fsr 高
这 b2 频道 是 选择. 这 开始 的 这 b2 频道 是 ten
idl clk 循环 之后 这 开始 的 这 b1 频道.
这 idl 同步 (fst, 管脚 14) 是 这 输入 为 这 idl 框架
同步 信号. 这 信号 在 这个 管脚 是 nominally
高 为 一个 循环 的 这 idl 时钟 信号 和 是 rising 边缘
排整齐 和 这 idl 时钟 信号. (谈及 至 图示 4 和 这
idl 定时 规格 为 更多 详细信息.) 这个 事件 identi-
fies 这 beginning 的 这 idl 框架. 这 频率 的 这 idl
同步 信号 是 8 khz. 这 rising 边缘 的 这 idl 同步 (fst)
应当 是 排整齐 大概 和 这 rising 边缘 的
mclk. mclk 必须 是 一个 的 这 时钟 发生率 指定
在 这 数字的 切换 特性 表格, 和 是 典型地
系 至 idl clk (bclkt).
这 idl clk (bclkt, 管脚 12) 是 这 输入 为 这 pcm
数据 时钟. 所有 idl pcm transfers 和 数据 控制 sequenc-
ing 是 控制 用 这个 时钟 下列的 这 idl 同步. 这个
管脚 accepts 一个 idl 数据 时钟 频率 的 256 khz 至 4.096
mhz.
这 idl tx (dt, 管脚 13) 是 这 输出 为 这 transmit pcm
数据 文字. 数据 位 是 输出 为 这 b1 频道 在 se-
quential rising edges 的 这 idl clk 信号 beginning 之后
这 idl 同步 脉冲波. 如果 这 b2 频道 是 选择, 然后 这
pcm 文字 转移 开始 在 这 eleventh idl clk rising
边缘 之后 这 idl 同步 脉冲波. 这 idl tx 管脚 将 仍然是
低 阻抗 为 这 持续时间 的 这 pcm 文字 直到 这
lsb 之后 这 下落 边缘 的 idl clk. 这 idl tx 管脚 将 re-
主要的 在 一个 高 阻抗 状态 当 不 outputting pcm
数据 或者 当 一个 有效的 idl 同步 信号 是 missing.
这 idl rx (dr, 管脚 8) 是 这 输入 为 这 receive pcm
数据 文字. 数据 位 是 输入 为 这 b1 频道 在 sequen-
tial 下落 edges 的 这 idl clk 信号 beginning 之后 这
idl 同步 脉冲波. 如果 这 b2 频道 是 选择, 然后 这 pcm
文字 是 latched 在 开始 在 这 eleventh idl clk 下落
边缘 之后 这 idl 同步 脉冲波.
一般 电路 接口 (gci)
这 一般 电路 接口 (gci) 是 这 第二 的 二
标准 同步的 2b+d isdn 定时 接口 模式
和 这个 这个 设备 是 兼容. 在 这 gci 模式, 这
设备 能 communicate 在 也 的 这 二 64 kbps b–
途径. (谈及 至 图示 2d 为 样本 定时.) 这 gci
模式 是 选择 当 这 bclkr 管脚 是 使保持 低 为 二 或者
更多 fst (fsc) rising edges. 这 数字的 管脚 那 控制
这 transmit 和 receive pcm 文字 transfers 是 repro-
grammed 至 accommodate 这个 模式. 这 管脚 影响 是
fst, fsr, bclkt, dt, 和 dr. 这 gci 接口 组成
的 四 管脚: fsc (fst), dcl (bclkt), d
输出
(dt), 和 d
在
(dr). 这 gci 接口 模式 提供 进入 至 两个都 这
transmit 和 receive pcm 数据 words 和 一般 控制
clocks 的 fsc (框架 同步 时钟) 和 dcl (数据
时钟). 在 这个 模式, 这 fsr 管脚 控制 whether 这 b1
频道 或者 这 b2 频道 是 使用 为 两个都 transmit 和 re-
ceive pcm 数据 文字 transfers. 当 这 fsr 管脚 是 低, 这
transmit 和 receive pcm words 是 transferred 在 这 b1
频道, 和 为 fsr 高 这 b2 频道 是 选择. 这
开始 的 这 b2 频道 是 16 dcl 循环 之后 这 开始 的 这
b1 频道.
这 fsc (fst, 管脚 14) 是 这 输入 为 这 gci 框架 syn-
chronization 信号. 这 信号 在 这个 管脚 是 nominally rising
边缘 排整齐 和 这 dcl 时钟 信号. (谈及 至 图示 6
和 这 gci 定时 规格 为 更多 详细信息.) 这个
事件 identifies 这 beginning 的 这 gci 框架. 这 frequen-
cy 的 这 fsc 同步 信号 是 8 khz. 这 rising
边缘 的 这 fsc (fst) 应当 是 排整齐 大概 和
这 rising 边缘 的 mclk. mclk 必须 是 一个 的 这 时钟 fre-
quencies 指定 在 这 数字的 切换 特性
表格, 和 是 典型地 系 至 dcl (bclkt).
这 dcl (bclkt, 管脚 12) 是 这 输入 为 这 时钟 那
控制 这 pcm 数据 transfers. 这 时钟 应用 在 这
dcl 输入 是 两次 这 真实的 pcm 数据 比率. 这 gci 框架
begins 和 这 logical 和 的 这 fsc 和 这 dcl. 这个
事件 initiates 这 pcm 数据 文字 transfers 为 两个都 transmit
和 receive. 这个 管脚 accepts 一个 gci 数据 时钟 频率 的
512 khz 至 6.176 mhz 为 pcm 数据 比率 的 256 khz 至
3.088 mhz.
这 gci d
输出
(dt, 管脚 13) 是 这 输出 为 这 transmit
pcm 数据 文字. 数据 位 是 输出 为 这 b1 频道 在
alternate rising edges 的 这 dcl 时钟 信号, beginning 和
这 fsc 脉冲波. 如果 这 b2 频道 是 选择, 然后 这 pcm
文字 转移 开始 在 这 seventeenth dcl rising 边缘 之后
这 fsc rising 边缘. 这 d
输出
管脚 将 仍然是 低 阻抗
为 15–1/2 dcl 时钟 循环. 这 d
输出
管脚 变为 高
阻抗 之后 这 第二 下落 边缘 的 这 dcl 时钟
在 这 lsb 的 这 pcm 文字. 这 d
输出
管脚 将 仍然是 在
一个 high–impedance 状态 当 不 outputting pcm 数据 或者
当 一个 有效的 fsc 信号 是 missing.
这 d
在
(dr, 管脚 8) 是 这 输入 为 这 receive pcm 数据
文字. 数据 位 是 latched 在 为 这 b1 频道 在 alternate
rising edges 的 这 dcl 时钟 信号, beginning 和 这 se-
cond dcl 时钟 之后 这 rising 边缘 的 这 fsc 脉冲波. 如果 这
b2 频道 是 选择 然后 这 pcm 文字 是 latched 在 开始-
ing 在 这 eighteenth dcl rising 边缘 之后 这 fsc rising
边缘.
打印 电路 板 布局
仔细考虑
这 mc145484 是 制造的 使用 high–speed cmos
vlsi 技术 至 执行 这 complex 相似物 信号
处理 功能 的 一个 pcm codec–filter. 这 fully–differ-
ential 相似物 电路 设计 技巧 使用 为 这个 设备
结果 在 更好的 效能 为 这 切换 电容 fil-
ters, 这 analog–to–digital 转换器 (模数转换器) 和 这 digital–
to–analog 转换器 (dac). 特定的 注意 是 给 至
这 设计 的 这个 设备 至 减少 这 sensitivities 的 噪音,
包含 电源 供应 拒绝 和 susceptibility 至 无线电
频率 噪音. 这个 特定的 注意 至 设计 包含 一个
fifth 顺序 low–pass 过滤, followed 用 一个 第三 顺序 high–pass
过滤 谁的 输出 是 转变 至 一个 数字的 信号 和 更好
比 75 db 的 动态 范围, 所有 运行 在 一个 单独的 5 v
电源 供应. 这个 结果 在 一个 lsb 大小 为 小 音频的 sig-
nals 的 关于 386
µ
v. 这 典型 空闲 频道 噪音 水平的 的
这个 设备 是 较少 比 一个 lsb. 在 增加 至 这 动态
范围 的 这 codec–filter 函数 的 这个 设备, 这 输入
gain–setting 运算 放大 有 这 能力 的 更好 比 35 db
的 增益 将 为 一个 electret microphone 接口.
这个 设备 是 设计 为 使容易 的 implementation, 但是
预定的 至 这 大 动态 范围 和 这 嘈杂的 nature 的 这
环境 为 这个 设备 (数字的 switches, 无线电 tele-
: 点此下载
