首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1021220
 
资料名称:MC145750VFU
 
文件大小: 296K
   
说明
 
介绍:
QPSK Encoder
 
 


: 点此下载
  浏览型号MC145750VFU的Datasheet PDF文件第2页
2
浏览型号MC145750VFU的Datasheet PDF文件第3页
3
浏览型号MC145750VFU的Datasheet PDF文件第4页
4
浏览型号MC145750VFU的Datasheet PDF文件第5页
5

6
浏览型号MC145750VFU的Datasheet PDF文件第7页
7
浏览型号MC145750VFU的Datasheet PDF文件第8页
8
浏览型号MC145750VFU的Datasheet PDF文件第9页
9
浏览型号MC145750VFU的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
MC145750
MOTOROLA
6
erst/pdn
外部 重置/电源 向下 输入 (管脚 48)
一个 逻辑 l 是 应用至 这个 管脚, 它 forces 一个 完全
电源 向下. 当 在 开始向上, v
DD
变得 高, 它 是 recom-
mended那 一个 逻辑 l, 然后 一个 逻辑 h 是 应用 至 这个 管脚 至
开始 向上 和 重置 所有 数字的 portions.
相似物 接口 管脚
Q
输出
filtered quadrature–phase 输出 (管脚 15)
这个 是 这modulated quadrature–phase 信号 输出 和
振幅 是 典型地 550 mvp–p 在 v
DD
= 3 v 在 pn 测试
模式. 这 输出 直流 阻抗 是 大概 50
.
I
输出
filtered in–phase 输出 (管脚 20)
这个是 这 modulated in–phase 信号 输出 和 放大器-
tude是 典型地 500 mv p–p 在 v
DD
= 3 v 在 pn 测试模式.
这 输出 直流 阻抗 是 大概 50
.
dac 和 pll 设置
DAb
涉及 偏差 设置 管脚 至 dacs (管脚 12)
一个电阻 连接 至 地面 从 这个 管脚确定
这 涉及 电流 值 为 内部的 dacs. 这个 电阻’s
值 是 200 k
典型地.
DAref
波纹 过滤 电容 (管脚 16)
一个电容 连接 至 地面从 这个 管脚 acts 作 一个 rip-
ple 过滤 为 这 内部的 dacs’ 涉及 电压. 这个 capac-
itor’s 值 是 0.1
µ
f, 典型地.
daref1 – daref3
涉及 偏差 设置 至 dacs (管脚 17 – 19)
这些ps determine the referencevoltage for internal
DACs在 conjunction 和 dab 管脚. 在 3 v 运作, daref1
管脚 应当 是 连接 至 v
DD
. daref2 管脚 应当 是 con-
nected至 v
DD
在 3.3 v. daref3 管脚 应当 是 连接 至
V
DD
在 5 v. 这 二 其它 管脚 为 这 各自的 具体情况 必须
是 left 打开.
pb1, pb2
pll 偏差 (管脚 35, 38)
这个 管脚 确定 这 偏差 的 这 pll. 它的 推荐
是 显示 在 t能 1 和 它 取决于 在 运行 volt-
age.
Cf
循环 过滤 电容 (管脚 39)
输入 从 cf管脚 是 喂养 直接地 作 这 内部的 vco 控制
信号.
PCO
阶段 比较器 输出 (管脚 40)
连接 一个 lpf 作 循环 过滤 为 这 pll. 谈及 至 这 ap-
plication 图示 为 推荐 值.
表格 1. 函数 表格
管脚 L H Remarks
3 MODE0 正常的 模式 pn 模式
这些 settings 是 独立 的 电源 供应.
10 QPSK Non–Shift /4–shift
9 DRATE 高 速 低 速 To 是 决定 设置 高 或者 低 速 数据 比率.
17 DAref1 V
DD
= 5 v
这些 管脚 应当 是 使保持 高 取决于 在 电源 供应 电压 和
其他 应当 是 left 打开.
18 DAref2 V
DD
3.3 v
其他 应当 是 left 打开.
19 DAref3 V
DD
3.0 v
41 PLL pll 运作
模式
ext 时钟 模式 在 情况 的 外部 时钟 模式, tx 数据 比率 必须 是 设置 至 一个 频率
的 1/40 当 drate = l, 和 必须 是 设置 至 一个 频率 的 1/320
当 drate = h. 最大值 数据 比率 是 限制 用 电源 供应.
48 erst/pdn 电源 向下 正常的 运作 数字的 电路 重置 情况 将 是 released 用 rising 边缘 的 这个
输入.
图示 2. dqpsk baseband 信号 一代
串行 至
并行的
转换
差别的
ENCODING
ROLL–OFF
过滤
ROLL–OFF
过滤
串行 数据 在
Xk
Yk
Qk
Ik
至 dac
至 dac
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com