MT8930C
9-38
图示 4 - st-总线 频道 分派
D0 D1 D2 D3 D4 D5 D6 D7
D0 D1 D2 D3 D4 D5 D6 D7
C7 C6 C5 C4 C3 C2 C1 C0
C7 C6 C5 C4 C3 C2 C1 C0
B1 B1 B1 B1 B1 B1 B1 B1 B2 B2 B2 B2 B2 B2 B2 B2
B1 B1 B1 B1 B1 B1 B1 B1 B2 B2 B2 B2 B2 B2 B2 B2
频道 1 (c) 频道 2 (b1) 频道 3 (b2)频道 0 (d)
仅有的 有效的 和 64 kbit/s d-频道 输出 在 高 阻抗 状态 don’t 小心
F0b
DSTi
DSTo
F0od
intel 微处理器 总线 信号 和 定时. 这
snic 也 有 provisions 为 一个 controllerless 模式
(cmode=0), 在哪里 这 微处理器 端口 是
redefined 至 准许 进入 至 这 控制/状态
寄存器 通过 外部 硬件.
这 三 主要的 blocks 的 这 mt8930c, consisting
的 这 系统 串行 接口 (st-总线), hdlc
transceiver, 和 这 数字的 subscriber 循环 接口
(s-接口) 是 interconnected 用 高 速 数据
busses. 数据 sent 至 和 received 从 这
s-接口 端口 (b1, b2 和 d 途径) 能 是
accessed 从 也 这 并行的 微处理器
端口 或者 这 串行 st-总线 端口. 这个 是 也 真实 为
snic 控制 和 状态 信息 (c-频道).
depacketized d-频道 信息 至 和 从 这
hdlc 部分 能 仅有的 是 accessed 通过 这
并行的 微处理器 端口.
s-总线 接口
这 s-总线 是 一个 四 线, 全部 duplex, 时间 分隔
多路复用 传递 facility 这个 exchanges
信息 在 192 kbit/s 比率 包含 二 64 kbit/s
pcm voice 或者 数据 途径, 一个 16 kbit/s signalling
频道 和 48 kbit/s 为 同步 和
overhead. 这 相关的 位置 的 这些 途径
和 遵守 至 这 st-总线 是 显示 在 计算数量 4
和 5.
这 snic 制造 使用 的 这 first 四 途径 在 这
st-总线 至 transmit 和 receive 控制/状态 和
数据 至 和 从 这 s-接口 端口. 这些 是 这
b, d 和 c-途径 (看 图示 4).
这 b1 和 b2 途径 各自 有 一个 带宽 的
64 kbit/s 和 是 使用 至 carry pcm voice 或者 数据
横过 这 网络.
这 d-频道 是 primarily 将 至 carry
signalling 信息 为 电路 切换 通过 这
isdn 网络. 这 snic 提供 这 能力 的
having 一个 16 kbit/s 或者 全部 64 kbit/s d-频道 用
allocating 这 b1-频道 timeslot 至 这 d-频道.
进入 至 这 depacketized d-频道 是 仅有的
准予 通过 这 并行的 微处理器 端口.
这 c-频道 提供 一个 意思 为 这 系统 至
控制 和 监控 这 符合实际 的 这 snic.
这个 控制/状态 频道 是 accessed 用 这
系统 通过 这 st-总线 或者 微处理器
端口. 这 c-频道 提供 进入 至 二
寄存器 这个 提供 完全 控制 在 这
状态 触发 机器, 这 d-频道 priority
mechanism 作 好 作 这 各种各样的 maintenance
功能. 一个 详细地 描述 的 这些 寄存器 是
discussed 在 这 微处理器 端口 接口.
: 点此下载
