MT8940
iso-cmos
3-32
F0b(谈及 至 图示 15). 否则, 这 输入 在 管脚
F0b
将 有 非 bearing 在 这 运作 的 dpll
#2, 除非 它 是 在 自由-run 模式 作 选择 用
ms0 和 ms1. 在 自由-run 模式, 这 输入 在
F0b
是 treated 这 一样 方法 作 这 c8kb 输入 在
正常的 模式. 这 频率 的 这 输入 信号 在
F0b
应当 是 16 khz 为 dpll #2 至 提供 这 st-
总线 兼容 clocks 在 4.096 mhz 和 2.048
mhz.
当 ms2 是 高, 这 f0b
管脚 提供 这 st-
总线 框架 脉冲波 输出 锁 至 这 8khz 内部的
或者 外部 信号 作 决定 用 这 其它 模式
选择 管脚 ms0, ms1 和 ms3.
表格 4 summarizes 这 模式 的 这 二 dplls. 它
应当 是 指出 那 各自 的 这 主要的 模式
选择 为 dpll #2 能 有 任何 的 这 minor
模式, 虽然 一些 的 这 结合体 是
functionally 类似的. 这 必需的 运作 的 两个都
dpll#1 和 dpll#2 必须 是 考虑 当
determining ms0-ms3.
表格 4. summary 的 模式 的 运作 - dpll #1 和 #2
M
O
D
E
#
MS
0
MS
1
MS
2
MS
3
运行 模式
dpll #1 dpll #2
0
0000
正常的 模式
合适的 阶段 related 外部 4.096 mhz
时钟 和 8 khz 框架 脉冲波 提供 这 st-
总线 时钟 在 2.048 mhz.
1
0001
正常的 模式
正常的 模式
F0b
是 一个 输入 但是 有 非 函数 在 这个 模式.
2
0010
正常的 模式
外部 4.096 mhz 提供 这 st-总线 时钟
和 框架 脉冲波 在 2.048 mhz 和 8 khz,
各自.
3
0011
正常的 模式:
提供 这 t1 (1.544 mhz) 时钟
同步 至 这 下落 边缘 的 这
输入 框架 脉冲波 (f0i
).
正常的 模式:
提供 这 cept/st-总线 兼容 定时
信号 锁 至 这 8 khz 输入 信号 (c8kb).
4
0100
分隔-1 模式 一样 作 模式 ‘0’.
5
0101
分隔-1 模式
单独的 时钟-1 模式
F0b是 一个 输入, 但是 有 非 函数 在 这个
模式.
6
0110
分隔-1 模式 一样 作 模式 2.
7
0111
分隔-1 模式:
divides 这 cvb 输入 用 193. 这 分隔
输出 是 连接 至 dpll #2.
单独的 时钟-1 模式:
提供 这 cept/st-总线 兼容 定时
信号 锁 至 这 8 khz 内部的 信号
提供 用 dpll #1.
8
1000
正常的 模式 一样 作 模式 ‘0’.
9
1001
正常的 模式 F0b是 一个 输入 和 dpll #2 locks 在 至
它 仅有的 如果 它 是 在 16 khz 至 提供 这 st-总线
控制 signals.
10
1010
正常的 模式 一样 作 模式 2.
11
1011
正常的 模式
提供 这 t1 (1.544 mhz) 时钟
同步 至 这 下落 边缘 的 输入 框架
脉冲波 (f0i
).
自由-run 模式:
提供 这 st-总线 定时 信号 和 非
外部 输入 除了 这 主控 时钟.
12
1100
分隔-2 模式 一样 作 模式 ‘0’.
13
1101
分隔-2 模式 单独的 时钟-2 模式:
F0b
是 一个 输入, 但是 有 非 函数 在 这个
模式.
14
1110
分隔-2 模式 一样 作 模式 2.
15
1111
分隔-2 模式:
divides 这 cvb 输入 用 256. 这 分隔
输出 是 连接 至 dpll#2.
单独的 时钟-2 模式:
提供 这 cept/st-总线 兼容 定时
信号 锁 至 这 8 khz 内部的 信号
提供 用 dpll #1.
: 点此下载
