MT8981D
数据 薄板
2
zarlink 半导体 公司
图示 2 - 管脚 连接
管脚 描述
管脚 #
名字 描述
40
插件
44
PLCC
12DTA
数据 acknowledgement (打开 流 输出).
这个 是 这 数据 acknowledgement 在 这
微处理器 接口. 这个 管脚是 牵引的 低 至 信号 那 这 碎片 有 processed 这 数据. 一个
909
Ω
, 1/4 w, 电阻 是 推荐 至 是 使用 作 一个 pullup.
2-4 3-5 sti0-
STi2
st-总线 输入 0 至 2 (输入).
这些 是 这 输入 为 这 2048 kbit/s st-总线 输入 streams.
57STi3
st-总线 输入 3 (输入).
这些 是 这 输入 为 这 2048 kbit/s st-总线 输入 streams.
6-9 8-11 IC
内部的 连接.
必须 是 连接 至 v
DD
.
10 12 V
DD
电源 输入.
积极的 供应.
11 13 F0i
framing 0-类型 (输入).
这个 是 这 输入 为 这 框架 同步 脉冲波 为 这 2048 kbit/s
st-总线 streams. 一个 低 在 这个 输入导致 这 内部的 计数器 至 重置 在
这 next 负的
转变 的 c4i
.
12 14 C4i
4.096 mhz 时钟 (输入).
st-总线 位 cell boundaries lie 在 这 alternate 下落 edges 的 这个 时钟.
13-15 15-17 a0-a2
地址 0 至 2 (输入).
这些 是 这 输入 为 这 地址 线条 在 这 微处理器 接口.
16-18 19-21 a3-a5
地址 3 至 5 (输入).
这些 是 这 输入 为 这 地址 线条 在 这 微处理器 接口
19 22 DS
数据 strobe (输入).
这个 是 这 输入 为 这 起作用的 高 数据 strobe 在 这 微处理器 接口.
1
6
5
4
3
2
44
43
42
41
40
7
8
9
10
11
12
13
14
15
16
39
38
37
36
35
34
33
32
31
30
23
18
19
20
21
22
24
25
26
27
28
17
29
STi3
IC
IC
IC
IC
VDD
F0i
C4i
A0
A1
A2
STo3
IC
IC
IC
IC
VSS
D0
D1
D2
D3
D4
NC
STi1
DTA
ODE
STo1
NC
NC
A4
DS
CS
D6
NC
A3
A5
r/w
D7
D5
44 管脚 plcc
DTA
STi0
STi1
STi2
STi3
IC
IC
IC
IC
VDD
F0i
C4i
A0
A1
A2
A3
A4
A5
DS
IC
ODE
STo0
STo1
STo2
STo3
IC
IC
IC
IC
VSS
D0
D1
D2
D3
D4
D5
D6
D7
CS
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
1
r/w
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
40 管脚 塑料 插件
STi2
STi0
IC
STo0
STo2
: 点此下载
