MT8981D
数据 薄板
5
zarlink 半导体 公司
图示 3 - 地址 记忆 编排
软件 控制
这 地址 线条 在 这 控制 接口 给 进入至 这 控制 寄存器 直接地 或者, 取决于 在 这
内容 的 这 控制 寄存器, 至 the 高 或者 低 sections 的 这 连接 记忆 或者 至 这 数据 记忆.
如果 地址 线条 a5 是 低, 然后 这 控制 寄存器 是addressed regardless 的 这 其它地址 线条 (看 图. 3). 如果
a5 是 高, 然后 这 地址 线条 a4-a0 选择 这 记忆 location 相应的 至 频道 0-31 为 这 记忆
和 stream 选择 在 这 控制 寄存器.
这 数据 在 这 控制 寄存器 组成 的 模式 control 位, 记忆 选择 位, 和 stream 地址 位 (看
图. 4). 这 记忆 选择 位 allow 这 连接 记忆 高 或者 低 或者 这 数据 记忆 至 是 选择, 和
这 stream 地址 位 定义 一个 的这 st-总线 输入 或者 输出 streams.
位 7 的 这 控制 寄存器 准许 分割 记忆 运作 - 读 是 从 这 数据 记忆 和 写 是 至 这
连接 记忆 低.
这 其它 模式 控制 位, 位 6, puts每 输出 频道 在 每 输出 stream 在 起作用的 message 模式; i.e.,
这 内容 的 这 连接 记忆 低 是 输出 在这 st-总线 输出 streams once 每 框架 除非 这
ode 管脚 是 低. 在 这个 模式 这 碎片 behaves 作 如果 bits 2 和 0 的 每 连接 记忆 高 location 是 1,
regardless 的 这 真实的 值.
A5 A4 A3 A2 A1 A0 十六进制 地址 LOCATION
0
1
1
•
•
•
1
X
0
0
•
•
•
1
X
0
0
•
•
•
1
X
0
0
•
•
•
1
X
0
0
•
•
•
1
X
0
1
•
•
•
1
00 - 1f
20
21
•
•
•
3F
控制 寄存器 *
频道 0
†
频道 1
†
•
•
•
频道 31
†
* writing 至 这 控制 寄存器 是 这 仅有的 快 transaction.
† 记忆 和 stream 是 指定 用 这 内容 的 这 控制 寄存器.
: 点此下载
