首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1035952
 
资料名称:PCM1723
 
文件大小: 218K
   
说明
 
介绍:
Stereo Audio DIGITAL-TO-ANALOG CONVERTER WITH PROGRAMMABLE PLL
 
 


: 点此下载
  浏览型号PCM1723的Datasheet PDF文件第1页
1

2
浏览型号PCM1723的Datasheet PDF文件第3页
3
浏览型号PCM1723的Datasheet PDF文件第4页
4
浏览型号PCM1723的Datasheet PDF文件第5页
5
浏览型号PCM1723的Datasheet PDF文件第6页
6
浏览型号PCM1723的Datasheet PDF文件第7页
7
浏览型号PCM1723的Datasheet PDF文件第8页
8
浏览型号PCM1723的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
®
2
PCM1723
规格
所有 规格 在 +25
°
c, +v
CC
= +v
DD
= +v
CP
= +5v, f
S
= 44.1khz, 和 16-位 输入 数据, sysclk = 384f
S
, 除非 否则 指出.
PCM1723
参数 情况 最小值 典型值 最大值 单位
决议
16
数据 format
音频的 数据 接口 format 标准/i
2
S
数据 位 长度 16/20/24 可选择的
音频的 数据 format msb 第一, 二进制的 二’s complement 可选择的
抽样 频率 (f
S
) 标准 f
S
32 44.1 48 kHz
一个-half f
S
16 22.05 24 kHz
翻倍 f
S
64 88.2 96 kHz
pll 效能
主控 时钟 输入 频率
(4)
26.73 27 27.27 MHz
主控 时钟 输出 频率 4.096 36.864 MHz
发生 sysclk 频率 256f
S
/384f
S
输出 逻辑 水平的 V
OH
I
OH
= 2ma V
DD
– 0.4 VDC
(mcko, scko) V
OL
I
OL
= 4ma 0.5 VDC
发生 sysclk jitter 标准 dev
±
150 ps
发生 sysclk 瞬时
(1)
f
M
= 27mhz 20 ms
电源-向上 时间 至 编写程序 频率 15 30 ms
发生 sysclk 职责 循环 f
M
= 27mhz, c
L
= 15pf 40 50 60 %
数字的 输入 逻辑 水平的
TTL
动态 效能
(2)
thd+n 在 f
S
(0db) fs = 44.1khz –89 –80 dB
fs = 96khz –87 dB
thd+n 在 –60db fs = 44.1khz –31 dB
fs = 96khz –29 dB
动态 范围 (eiaj 方法) fs = 44.1khz 90 94 dB
fs = 96khz 91 dB
信号-至-噪音 比率
(3)
(eiaj 方法) fs = 44.1khz 90 96 dB
fs = 96khz 95 dB
频道 分离 fs = 44.1khz 88 93 dB
直流 精度
增益 错误
±
1.0
±
3.0 % 的 fsr
增益 mismatch, 频道-至-频道
±
1.0
±
2.0 % 的 fsr
双极 零 错误 V
输出
= v
CC
/2 在 bpz
±
30 mV
相似物 输出
输出 电压 全部 规模 (–0db) 0.62 x v
CC
vp-p
中心 电压 V
CC
/2 V
直流
加载 阻抗 交流 加载 5 k
数字的 过滤 效能
Passband 0.445 f
S
Stopband 0.555 f
S
passband 波纹
±
0.17 dB
stopband attenuation –35 dB
延迟 时间 11.125/f
S
de-emphasis 错误 –0.2 +0.55 dB
内部的 相似物 过滤
–3db 带宽 100 kHz
passband 回馈 f = 20khz –0.16 dB
电源 供应 (所需的)东西
电压 范围 V
CC
= v
DD
= v
CP
4.5 5 5.5 VDC
供应 电流: i
CC
+ i
DD
+ i
CP
f
S
= 44.1khz 20 24 毫安
温度 范围
运作 –25 +85
°
C
存储 –55 +100
°
C
注释: (1) sysclk 瞬时 是 这 最大 频率 锁 时间 当 这 pll 频率 是 changed. (2) 动态 效能 规格 是 测试 和 20khz 低
通过 过滤 和 thd+n 规格 是 测试 和 30khz lpf, 400hz hpf, 平均-模式. (3) snr 是 测试 在 极大的 零 发现 off. (4) pll evaluations 测试
和 1ns 最大 jitter 在 这 27mhz 输入 时钟.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com