®
8
PCM1737
图示 1. 系统 时钟 输入 定时.
系统 时钟 和 重置
功能
系统 时钟 输入
这 pcm1737 需要 一个 系统 时钟 为 运行 这
数字的 interpolation 过滤 和 multi-水平的 delta-sigma modu-
lators. 这 系统 时钟 是 应用 在 这 sclk 输入 (管脚 5).
表格 i 显示 examples 的 系统 时钟 发生率 为
一般 音频的 抽样 比率.
图示 1 显示 这 定时 (所需的)东西 为 这 系统 时钟
输入. 为 最优的 效能, 它 是 重要的 至 使用 一个 时钟
源 和 低 阶段 jitter 和 噪音. 芒刺-褐色’s
pll1700 multi-时钟 发生器 是 一个 极好的 选择 为
供应 这 pcm1737 系统 时钟.
系统 时钟 输出
一个 缓冲 版本 的 系统 时钟 输入 是 有 在 这
clko 输出 (管脚 4). clko 能 运作 在 也 全部
(f
SCLK
) 或者 half (f
SCLK
/2) 比率. 这 clko 输出 频率
将 是 编写程序 使用 这 clkd 位 的 控制 寄存器
20. 这 clko 输出 管脚 能 也 是 使能 或者 无能
使用 这 clke 位 的 控制 寄存器 20. 这 default 是
clko 使能.
抽样 频率
(f
S
) 128f
S
192f
S
256f
S
384f
S
512f
S
768f
S
16kHz — — 4.0960 6.1440 8.1920 12.2880
32kHz — — 8.1920 12.2880 16.3840 24.5760
44.1khz — — 11.2896 16.9344 22.5792 33.8688
48kHz — —
12.2880 18.4320 24.5760 36.8640
88.2khz — — 22.5792 33.8688 45.1584 看 便条 1
96kHz 12.2880 18.4320 24.5760 36.8640 49.1520 看 便条 1
176.4khz 22.5792 33.8688 看 便条 2 看 便条 2 看 便条 2 看 便条 2
192 24.5760 36.8640 看 便条 2 看 便条 2 看 便条 2 看 便条 2
便条: (1) 这 768f
S
系统 时钟 比率 是 不 supported 为 f
S
> 64khz. (2) 这个 系统 时钟 比率 是 不 supported 为 这 给 抽样 频率.
表格 i. 系统 时钟 比率 为 一般 音频的 抽样 发生率.
系统 时钟 频率 (f
SCLK
)
(mhz)
电源-在 和 外部 重置 功能
这 pcm1737 包含 一个 电源-在 重置 函数. 图示 2
显示 这 运作 的 这个 函数. 这 系统 时钟 输入
在 sclk 应当 是 起作用的 为 在 least 一个 时钟 时期 较早的
至 v
DD
= 2.0v. 和 这 系统 时钟 起作用的 和 v
DD
>
2.0v, 这 电源-在 重置 函数 将 是 使能. 这
initialization sequence 需要 1024 系统 clocks 从 这
时间 v
DD
> 2.0v. 之后 这 initialization 时期, 这 pcm1737
将 是 设置 至 它的 重置 default 状态, 作 描述 在 这 模式
控制 寄存器 部分 的 这个 数据 薄板.
这 pcm1737 也 包含 一个 外部 重置 能力
使用 这 rstb 输入 (管脚 22). 这个 准许 一个 外部
控制 或者 主控 重置 电路 至 强迫 这 pcm1737 至
initialize 至 它的 重置 default 状态.
图示 3 显示 这 外部 重置 运作 和 定时. 这
rstb 管脚 是 设置 至 逻辑 ‘0’ 为 一个 最小 的 20ns. 这
rstb 管脚 是 然后 设置 至 一个 逻辑 “1” 状态, 这个 开始 这
initialization sequence 这个 lasts 为 1024 系统 时钟
时期. 之后 这 initialization sequence 是 完全, 这
pcm1737 将 是 设置 至 它的 重置 default 状态, 作 描述
在 这 模式 控制 寄存器 部分 的 这个 数据 薄板.
t
SCLKH
t
SCLKL
f
SCLK
系统 时钟 脉冲波 宽度 高 t
SCLKH
: 7ns 最小值
系统 时钟 脉冲波 宽度 低 t
SCLKL
: 7ns 最小值
2.0v
0.8v
“H”
“L”
SCLK
: 点此下载
