sprs073l −8月 1998 − 修订 六月 2005
5
邮递 办公室 盒 1443
•
houston, 德州 77251−1443
描述
这 tms320c62x
dsps (包含 这 tms320c6211/c6211b设备) compose 一个 的 这 fixed-要点 dsp
families 在 这 tms320c6000
dsp platform. 这 tms320c6211 (c6211) 和 tms320c6211b (c6211b)
设备 是 为基础 在 这 高-效能, 先进的 velociti
非常-长-操作指南-文字 (vliw)
architecture开发 用 texas 器械 (德州仪器), 制造 这些 dsps 一个 极好的 选择 为 multichannel 和
multifunction 产品.
和 效能 的 向上 至 1333 million 说明 每 第二 (mips) 在 一个 时钟 比率 的 167 mhz, 这
c6211/c6211b 设备 提供 费用-有效的 解决方案 至 高-效能 dsp 程序编制 challenges. 这
c6211/c6211bdsp possesses 这运算的 flexibility 的 高-速 控制者 和 这 numerical 能力
的 排列 processors. 这个 处理器 有 32 一般-目的 寄存器 的 32-位 文字 长度 和 第八 高级地
独立 函数的 单位. 这 第八 函数的 单位 提供 六 arithmetic 逻辑 单位 (alus) 为 一个 高
程度 的 parallelism 和 二 16-位 multipliers 为 一个 32-位 结果. 这 c6211/c6211b 能 生产 二
乘以-accumulates (macs) 每 循环 为 一个 总的 的 333 million macs 每 第二 (mmacs). 这
c6211/c6211b dsp 也 有 应用-明确的 硬件 逻辑, 在-碎片 memory, 和 额外的 on-chip
peripherals.
这 c6211/c6211b 使用 一个 二-水平的 cache-为基础 architecture 和 有 一个 powerful 和 diverse 设置 的
peripherals. 这 水平的 1 程序 cache (l1p) 是 一个 32-kbit 直接 编排 cache 和 这 水平的 1 数据 cache
(l1d) 是 一个32-kbit 2-方法 设置-associative cache. 这 水平的 2 memory/cache (l2) 组成 的 一个 512-kbit 记忆
空间 那 是 shared 在 程序 和 数据 空间. l2 记忆 能 是 配置 作 编排 记忆,
cache, 或者结合体 的 这 二.这 附带的 设置 包含二 multichannel 缓冲串行 端口 (mcbsps),
二 一般-目的 计时器, 一个 host-端口 接口 (hpi), 和 一个 glueless 外部 记忆 接口 (emif)
有能力 的 接合 至 sdram, sbsram 和 异步的 peripherals.
这 c6211/c6211b 有 一个 完全 设置 的 开发 tools 这个 包含: 一个 新 c compiler, 一个 组装
optimizer 至使简化 程序编制 和 scheduling, 和 一个 windows
debugger 接口 为 visibility 在 源
代号 执行.
tms320c6000 是 一个 商标 的 德州 器械.
windows 是 一个 注册 商标 的 这 microsoft 公司.
: 点此下载
