sprs073l −8月 1998 − 修订 六月 2005
8
邮递 办公室 盒 1443
•
houston, 德州 77251−1443
函数的 块 和 cpu (dsp 核心) 图解
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
ÁÁÁ
测试
C6000
cpu (dsp 核心)
数据 path b
b 寄存器 文件
操作指南 fetch
操作指南 dispatch
操作指南 decode
数据 path 一个
一个 寄存器 文件
电源-向下
逻辑
.l1 .s1 .m1 .d1 .d2 .m2 .s2 .l2
32
SDRAM
只读存储器/flash
SBSRAM
i/o 设备
l1p cache
直接 编排
4k 字节 总的
控制
寄存器
控制
逻辑
l1d cache
2-方法 设置
Associative
4k 字节 总的
在-电路
Emulation
中断
控制
framing 碎片:
h.100, mvip,
scsa, t1, e1
ac97 设备,
spi 设备,
Codecs
c6211/c6211b 数字的 信号 processors
增强
DMA
控制
(16 频道)
16
L2
记忆
4 banks
64k 字节
总的
PLL
(x1, x4)
计时器 0
外部
记忆
接口
(emif)
Multichannel
缓冲
串行 端口 1
(mcbsp1)
Multichannel
缓冲
串行 端口 0
(mcbsp0)
host 端口
接口
(hpi)
SRAM
计时器 1
激励
配置
中断
选择