v3.0 5
ProASIC
加
flash 家族 fpgas
ProASIC
加
Architecture
这 专卖的 proasic
加
architecture 提供
granularity comparable 至 门 arrays.
这 proasic
加
设备 核心 组成 的 一个 sea-的-tiles
™
(图示 1). 各自 tile 能 是 配置 作 一个 3-输入 逻辑
函数 (e.g., 与非 门, d-flip-flop, 等.) 用
程序编制 这 适合的 flash 转变
interconnections (图示 2 在 页 6和图示 3 在
页 6). tiles 和 大 功能 是 连接 和 任何
的 这 四 水平 的 routing hierarchy. flash switches 是
distributed 全部地 这 设备 至 提供 nonvolatile,
reconfigurable interconnect 程序编制. flash switches
是 编写程序 至 连接 信号 线条 至 这 适合的
逻辑 cell 输入 和 输出. 专心致志的 高-效能
线条 是 连接 作 需要 为 快, 低-skew global
信号 分发 全部地 这 核心. 最大 核心
utilization 是 可能 为 virtually 任何 设计.
ProASIC
加
设备 也 包含 embedded 二-端口
sram blocks 和 建造-在 先进先出/内存 控制 逻辑.
程序编制 选项 包含同步的 或者 异步的
运作, 二-端口 内存 配置, 用户 定义 depth
和 宽度, 和 parity 一代 或者 checking. 请 看
这“embedded 记忆 configurations” 部分 在 页 21
为 更多 信息.
flash 转变
不像 sram fpgas, proasic
加
使用 一个 live 在 电源-向上
isp flash 转变 作 它的 程序编制 元素.
在 这
ProASIC
加
flash 转变
, 二 晶体管 share 这
floating 门, 这个 stores 这 程序编制 信息.
一个 是 这 感觉到 晶体管, 这个 是 仅有的 使用 为 writing
和 verification 的 这 floating 门 电压. 这 其它 是 这
切换 晶体管. 它 能 是 使用 在 这 architecture 至
连接/独立的 routing nets 或者 至 配置 逻辑. 它 是 也
使用 至 擦掉 这 floating 门 (图示 2 在 页 6).
逻辑 tile
这 逻辑 tile cell (图示 3 在 页 6) 有 三 输入 (任何
或者 所有 的 这个 能 是 inverted) 和 一个 输出 (这个 能
连接 至 两个都 过激-快 local 和 效率高的 长-线条
routing resources). 任何 三-输入, 一个-输出 逻辑
函数 (除了 一个 三-输入 xor) 能 是 配置 作
一个 tile. 这 tile 能 是 配置 作 一个 获得 和 clear 或者
设置 或者 作 一个 flip-flop 和 clear 或者 设置. 因此, 这 tiles 能
flexibly 编排 逻辑 和 sequential 门 的 一个 设计.
图示 1 •
这 proasic
加
设备 architecture
256x9 二-端口 sram
或者 先进先出 块
逻辑 tile
256x9 二 端口 sram
或者 先进先出 块
内存 块
内存 块
i/os
: 点此下载
