AD7801
–10–
rev. 0
图示 27 显示 一个 典型 建制 为 这 ad7801 当 使用 它的
内部的 涉及. 这 内部的 涉及 是 选择 用 tying 这
refin 管脚 至 v
DD
. 内部 在 这 涉及 部分 那里 是 一个
涉及 发现 电路 那 将 选择 这 内部的 v
DD
/2 为基础
在 这 电压 连接 至 这 refin 管脚. 如果 refin 是 在里面
一个 门槛 电压 的 一个 pmos 设备 (大概 1 v) 的
V
DD
这 内部的 涉及 是 选择. 当 这 refin 电压
是 更多 比 1 v 在下 v
DD
, 这 externally 应用 电压 在
这个 管脚 是使用 作 这 涉及 为 这 dac. 这 内部的
涉及 在 这 ad7801 是 v
DD
/2, 这 输出 电流 至
电压 转换器 在里面 这 ad7801 提供 一个 增益 的 二.
因此 这 输出 范围 的 这 dac 是 从 0 v 至 v
DD
, 为基础 在
表格 i.
数据 总线 控制
输入
AD7801
CS WR LDAC
V
输出
V
输出
d7-d0
CLR
PD
V
DD
ref 在
V
DD
= 3v 至 5v
V
DD
AGND DGND
10
f0.1
F
图示 27. 典型 配置 selecting 这 内部的
涉及
图示 28 显示 一个 典型 建制 为 这 ad7801 当 使用 一个
外部 涉及. 这 涉及 范围 为 这 ad7801 是 从
1 v 至 v
DD
/2 v. 高等级的 值 的 涉及 能 是 组成公司的
但是 将 使湿透 这 输出 在 两个都 这 顶 和 bottom 终止 的
这 转移 函数. 那里 是 一个 增益 的 二 从 输入 至 输出
在 这 ad7801. 合适的 references 为 5 v 运作 是 这
ad780 和 ref192. 为 3 v 运作 一个 合适的 外部
涉及将 是 这 ad589 一个 1.23 v bandgap 涉及.
数据 总线 控制
输入
AD7801
CS
WR
LDAC
V
输出
V
输出
d7-d0
CLR
PD
V
DD
ref 在
V
DD
= 3v 至 5v
V
DD
AGND DGND
10
f0.1
F
0.1
F
ext ref
V
输出
V
在
地
ad780/ref192 和 v
DD
= 5v
或者
ad589 和 v
DD
= 3v
图示 28. 典型 配置 使用 一个 外部
涉及
微处理器 接合
ad7801–adsp-2101/adsp-2103 接口
图示 29显示 一个 接口 在 这 ad7801 和 这 adsp-
2101/adsp-2103. 这 快 接口 定时 有关联的和 这
ad7801 准许 容易 接口 至 这 adsp-2101/adsp-2103.
LDAC
是 permanently 系 低 在 这个 电路 所以 这 dac
输出 是 updated 在 这 rising 边缘 的 这
WR
信号.
数据 是 承载 至 这 ad7801 输入 寄存器 使用 这 下列的
adsp-21xx 操作指南.
dm(dac) = mr0
mr0 = adsp-21xx mr0 寄存器.
dac = 解码 dac 地址.
地址
DECODE
EN
地址 总线
AD7801*
CS
LDAC
WR
DB7
DB0
数据 总线
*
额外的 电路系统 omitted 为 clarity.
DMA14
DMA0
DMS
WR
DMD15
DMD0
adsp-2101*/
adsp-2103*
图示 29. ad7801–adsp-2101/adsp-2103 接口
ad7801–tms320c20 接口
图示 30显示 一个 接口 在 这 ad7801 和 这
tms320c20. data 是 承载 至 这 ad7801 使用 这 下列的
操作指南:
输出 dac, d
dac = 解码 dac 地址.
d = 数据 记忆 地址.
地址
DECODE
EN
地址 总线
AD7801*
CS
LDAC
WR
DB7
DB0
数据 总线
*
额外的 电路系统 omitted 为 clarity.
A15
A0
是
STRB
D15
D0
TMS320C20
r/
W
图示 30. ad7801–tms320c20 接口
: 点此下载
