ad7834/ad7835
rev. 一个
–13–
rial 文字 长度 的 这 sport 至 12 位, 和 这 下列的
情况: 内部的 sclk; alternate framing 模式; 起作用的 低
framing 信号. 数据 能 是 transferred 使用 这 autobuffering
特性 的 这 adsp-2101, sending 二 12-位 words 直接地 af-
ter 各自 其它. 这个 确保 一个 持续的 tfs 脉冲波. alterna-
tively, 这 第一 数据 文字 能 是 承载 至 这 串行 端口, 这
subsequent 中断 那 是 发生 能 是 trapped 和 然后
这 第二 数据 文字 能 是 sent 立即 之后 这 第一.
又一次 这个 生产 一个 持续的 tfs 脉冲波 那 frames 这 24
数据 位.
ad7834 至 dsp56000/dsp56001 接口
图示 23 显示 一个 串行 接口 在 这 ad7834 和 这
dsp56000/dsp56001. 这 串行 端口 是 配置 为 一个 文字
长度 的 24 位, gated 时钟 和 和 fsl0 和 fsl1 控制
位 各自 设置 至 “0.” 正常的 模式 同步的 运作 是
选择 这个 准许 这 使用 的 sc0 和 sc1 作 输出 con-
trolling
CLR
和
LDAC
. 这 framing 信号 在 sc2 有 至 是
inverted 在之前 正在 应用 至 fsync. sck 是 内部
发生 在 这 dsp56000/dsp56001 和 是 应用 至 sclk
在 这 ad7834. 数据 从 这 dsp56000/dsp56001 是 有效的
在 这 下落 边缘 的 sck.
CLR
LDAC
FSYNC
SCLK
DIN
SC1
SC2
SCK
标准
SC0
*
额外的 管脚 omitted 为 clarity
AD7834
*
dsp56000/
DSP56001
*
图示 23. ad7834 至 dsp5600/dsp56001 接口
ad7834 至 tms32020/tms320c25
一个 串行 接口 在 这 ad7834 和 这 tms32020/
tms320c25 dsp 处理器 是 显示 在 图示 24. 这 clkx
和 fsx 信号 为 这 tms32020/tms32025 应当 是 gen-
erated 使用 一个 外部 时钟/计时器 电路. 这 clkx 和
fsx 管脚 应当 是 配置 作 输入. 这 tms32020/
tms320c25 应当 是 设置 向上 为 一个 8-位 串行 数据 长度.
数据 能 然后 是 写 至 这 ad7834 用 writing 三 字节
至 这 串行 端口 的 这 tms32020/tms320c25. 在 这 con-
figuration 显示 在 图示 24 这
CLR
输入 在 这 ad7834 是
控制 用 这 xf 输出 在 这 tms32020/tms320c25.
这 时钟/计时器 电路 控制 这
LDAC
输入 在 这
ad7834. alternatively,
LDAC
可以 也 是 系 至 地面 至
准许 自动 更新 的 这 dac latches 之后 各自 转移.
CLR
LDAC
FSYNC
SCLK
DIN
XF
FSX
CLKX
DX
*
额外的 管脚 omitted 为 clarity
AD7834
*
tms32020/
TMS320C25
*
时钟/
计时器
图示 24. ad7834 至 tms32020/tms320c25 接口
接合 这 ad7835—16-位 接口
这 ad7835 能 是 连接 至 一个 多样性 的 微控制器
或者 dsp processors, 两个都 8-位 和 16-位. 图示 25 显示 这
ad7835 连接 至 一个 generic 16-位 微控制器/dsp
处理器.
BYSHF
是 系 至 v
CC
在 这个 接口. 这 更小的 ad-
dress 线条 从 这 处理器 是 连接 至 a0, a1 和 a2
在 这 ad7835 作 显示. 这 upper 地址 线条 是 解码
至 提供 一个 碎片 选择 信号 为 这 ad7835. 它们 是 也
解码 (在 conjunction 和 这 更小的 地址 线条 如果 需要 是)
至 提供 一个
LDAC
信号. alternatively,
LDAC
可以 是
驱动 用 一个 外部 定时 电路 或者 just 系 低. 这 数据
线条 的 这 处理器 是 连接 至 这 数据 线条 的 这
ad7835. 这 选择 的 这 dacs 是 作 给 在 表格 iii.
*
额外的 管脚 omitted 为 clarity
V
CC
地址
DECODE
AD7835
*
D13
D0
CS
LDAC
A2
A1
A0
WR
BYSHF
D13
D0
A2
A1
A0
r/
W
数据
总线
upper 位 的
地址 总线
µcontroller/
DSP
处理器
*
图示 25. ad7835 16-位 接口
8-位 接口
图示 26 显示 一个 8-位 接口 在 这 ad7835 和 一个
generic 8-位 微控制器/dsp 处理器. 管脚 d13 至 d8
的 这 ad7835 是 系 至 dgnd. 管脚 d7 至 d0 的 这 pro-
cessor 是 连接 至 管脚 d7 至 d0 的 这 ad7835.
BYSHF
是 驱动 用 这 a0 线条 的 这 处理器. 这个 maps 这 dac
upper 位 和 更小的 位 在 调整 字节 在 这 processors
地址 空间. 表格 vi 显示 这 真实 表格 为 寻址
这 dacs 在 这 ad7835. 如果, 为 例子, 这 根基 地址 为
这 dacs 在 这 处理器 地址 空间 是 解码 用 这 向上-
每 地址 位 至 location hc000, 然后 这 第一 dac’s upper
和 更小的 位 是 在 locations hc000 和 hc001 各自.
*
额外的 管脚 omitted 为 clarity
地址
DECODE
AD7835
*
D7
D0
CS
LDAC
A2
A1
A0
WR
BYSHF
D7
D0
A2
A1
A0
r/
W
数据
总线
upper 位 的
地址 总线
µcontroller/
DSP
处理器
*
D13
D8
A3
DGND
图示 26. ad7835 8-位 接口
: 点此下载
