AD7836
–
6
–
rev. 一个
TERMINOLOGY
相关的 精度
相关的 精度 或者 endpoint 线性 是 一个 measure 的 这 最大值-
imum 背离 从 一个 笔直地 线条 passing 通过 这 endpoints
的 这 dac 转移 函数. 它 是 量过的 之后 调整 为
零 错误 和 全部-规模 错误 和 是 正常情况下 表示 在 least
重大的 位 或者 作 一个 percentage 的 全部-规模 读.
差别的 非线性
差别的 非线性 是 这 区别 在 这 量过的
改变 和 这 完美的 1 lsb 改变 在 任何 二 调整
代号. 一个 指定 差别的 非线性 的 1 lsb 最大
确保 monotonicity.
直流 串扰
虽然 这 一般 输入 涉及 电压 信号 是 inter-
nally 缓冲, 小 ir drops 在 这 单独的 dac 涉及
输入 横过 这 消逝 能 意思 那 一个 更新 至 一个 频道
能 生产 一个 直流 输出 改变 在 一个 或者 其它 的 这 频道
输出.
这 四 dac 输出 是 缓冲 用 运算 放大器 那 share com-
mon v
DD
和 v
SS
电源 供应. 如果 这 直流 加载 电流 改变
在 一个 频道 (预定的 至 一个 更新), 这个 能 结果 在 一个 更远 直流
改变 在 一个 或者 其它 频道 输出. 这个 效应 是 大多数 ob-
vious 在 高 加载 电流 和 减少 作 这 加载 电流 是
减少. 和 高 阻抗 负载 这 效应 是 virtually
unmeasurable.
输出 电压 安排好 时间
这个 是 这 数量 的 时间 它 takes 为 这 输出 至 settle 至 一个
指定 水平的 为 一个 全部-规模 输入 改变.
数字的-至-相似物 glitch impulse
这个 是 这 数量 的 承担 injected 在 这 相似物 输出 当
这 输入 改变 状态. 它 是 指定 作 这 范围 的 这 glitch 在
nv-secs. 它 是 量过的 和 v
REF
(+) = +5 v 和 v
REF
(–) = –5 v
和 这 数字的 输入 toggled 在 1fffhex 和 8000h.
频道-至-频道 分开
频道-至-频道 分开 谈及 至 这 份额 的 输入
信号 从 一个 dacs 涉及 输入 那 呈现 在 这 输出
的 这 其它 dac. 它 是 表示 在 dbs.
dac-至-dac 串扰
dac-至-dac 串扰 是 定义 作 这 glitch impulse 那 ap-
pears 在 这 输出 的 一个 转换器 预定的 至 两个都 这 数字的
改变 和 subsequent 相似物 o/p 改变 在 另一 转换器.
它 是 指定 在 nv-s.
数字的 串扰
这 glitch impulse transferred 至 这 输出 的 一个 转换器
预定的 至 一个 改变 在 数字的 输入 代号 至 这 其它 转换器 是
定义 作 这 数字的 串扰 和 是 指定 在 nv-s.
数字的 feedthrough
当 这 设备 是 不 选择, 高 频率 逻辑 activity 在
这 设备的 数字的 输入 能 是 capacitively 结合 两个都
横过 和 通过 这 设备 至 显示 向上 作 噪音 在 这 v
输出
管脚. 这个 噪音 是 数字的 feedthrough.
直流 输出 阻抗
这个 是 这 有效的 输出 源 阻抗. 它 是 dominated 用
包装 含铅的 阻抗.
全部-规模 错误
这个 是 这 错误 在 dac 输出 电压 当 所有 1s 是 承载
在 这 dac 获得. ideally 这 输出 电压, 和 所有 1s
承载 在 这 dac 获得, 应当 是 2 v
REF
(+) – 1 lsb. 全部-
规模 错误 做 不 包含 零-规模 错误.
零-规模 错误
零-规模 错误 是 这 错误 在 这 dac 输出 电压 当 所有
0s 是 承载 在 这 dac 获得. ideally 这 输出 电压,
和 所有 0s 在 这 dac 获得 应当 是 equal 至 2 v
REF
(–). 零-
规模 错误 是 mainly 预定的 至 补偿 在 这 输出 放大器.
增益 错误
增益 错误 是 定义 作 (全部-规模 错误) – (零-规模 错误).
一般 描述
dac architecture—general
各自 频道 组成 的 一个 segmented 14-位 r-2r 电压-模式
dac. 这 全部-规模 输出 电压 范围 是 equal 至 两次 这
涉及 span 的 v
REF
(+) – v
REF
(–). 这 dac 编码 是
笔直地 二进制的; 所有 0s 生产 一个 输出 的 2 v
REF
(–); 所有 1s
生产 一个 输出 的 2 v
REF
(+) – 1 lsb.
这 相似物 输出 电压 的 各自 dac 频道 reflects 这
内容 的 它的 自己的 dac 获得. 数据 是 transferred 从 这 ex-
ternal 总线 至 这 输入 寄存器 的 各自 dac 获得 在 一个 每
频道 基准. 这 ad7836 有 一个 特性 凭此 使用 这 a2
管脚, 数据 能 是 transferred 从 这 输入 数据 总线 至 所有 四
输入 寄存器 同时发生地.
bringing 这
CLR
线条 低 switches 所有 这 信号 输出,
V
输出
一个 至 v
输出
d, 至 这 电压 水平的 在 这 dutgnd 管脚.
当
CLR
信号 是 brought 后面的 高 这 输出 电压 从
这 dacs 将 反映 这 数据 贮存 在 这 相关的 dac
寄存器.
数据 加载 至 这 ad7836
数据 是 承载 在 这 ad7836 在 笔直地 并行的 14-位 宽
words.
这 dac 输出 电压, v
输出
A–V
输出
d 是 updated 至
反映 新 数据 在 这 dac 输入 寄存器.
这 真实的 dac 输入 寄存器 那 是 正在 写 至 是 deter-
mined 用 这 逻辑 水平 呈现 在 这 设备 地址 线条, 作
显示 在 表格 i.
表格 i. 地址 线条 真实 表格
A2 A1 A0 dac 选择
0 0 0 数据 reg 一个 (dac 一个)
0 0 1 数据 reg b (dac b)
0 1 0 数据 reg c (dac c)
0 1 1 数据 reg d (dac d)
1 0 0 数据 reg e
1 1 1 数据 reg a–d
: 点此下载
